Sommario. Calcolatori Elettronici Prof. Gian Luca Marcialis

Transcript

1 Calcolator Elettronc Prof. Gan Luca Marcals Corso d Laurea d Ingegnera Elettronca Captolo 6 Untà d Centrale d Elaborazone Artmetca de Calcolator Sommaro L untà artmetco-logca (ALU) Rappresentazone degl nter Artmetca degl nter Rappresentazone n vrgola moble Artmetca de numer n vrgola moble Hardware della ALU Font Prncpal: Stallngs, W., "Archtettura e organzzazone de calcolator, progetto e prestazon", Pearson Educaton Itala Srl, 2004 (ISBN: ), Cap. 9; Appunt del Docente. Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 2 L untà artmetco-logca (ALU) Esegue le operazon artmetche e logche su dat. Gl ngress alla ALU sono: I dat da elaborare, contenut n alcun regstr ntern. I segnal provenent dall untà d controllo, che servono a controllare le operazon svolte dall ALU e lo spostamento de dat dentro e fuor dall ALU. Le uscte dell ALU sono: I rsultat dell operazone svolta, memorzzat n regstr ntern. Eventual flag (segnal d controllo). Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 3 Rappresentazone bnara de numer Rappresentazone bnara. S usano le sole cfre 0 e 1. Il segno - per rappresentare numer negatv è rappresentato da un 1 nella poszone pù sgnfcatva. Nel caso de numer frazonar la vrgola fssa è mplcta = In generale, se una sequenza d n bt è nterpretata come un ntero senza segno, l suo valore è espresso attraverso la notazone poszonale: n = A 2 a = 0 Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 4

2 Rappresentazone degl nter n segno e valore La rappresentazone n segno e valore è una convenzone per rappresentare numer nter negatv. Il bt pù a snstra ndca l segno del numero. 0 per numer postv 1 per numer negatv Es.: +18 = , -18 = Questa rappresentazone è la pù ovva per no, ma comporta de problem per calcolator: E necessaro consderare sa l segno che l valore nell esecuzone delle operazon artmetche. V sono due rappresentazon per lo zero. +0 = , -0 = Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 5 Rappresentazone n complemento a due La regola pratca con cu s costrusce la rappresentazone n complemento a due d un ntero negatvo A d n bt è: S complementano tutt bt, compreso quello d segno S consdera l rsultato come un ntero senza segno S somma uno a tale rsultato Da dove salta fuor questa regola pratca? Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 6 Rappresentazone n complemento a due Con n bt sappamo che s possono rappresentare 2 n confgurazon Le rappresentazon de numer dpendono dal modo con cu s scegle d usare queste confgurazon per rappresentare numer postv e negatv Ad esempo nella rappresentazone n segno e valore s è decso d avere due confgurazon per lo zero. E d dfferenzare postv da negatv semplcemente per l bt pù sgnfcatvo (d segno) Ma altre scelte sono possbl! Rappresentazone n complemento a due Come vengono assegnate le 2 n confgurazon nel caso del complemento a due, e da dove scatursce la regola pratca d costruzone della rappresentazone n complemento a due? Per caprlo bsogna prma d tutto rappresentare un numero A d n bt n questo modo: n 2 n 1 A = 2 an a = 0 S vede subto che l numero postvo pù grande che s può rappresentare è 2 n-1-1, mentre l numero negatvo pù pccolo è -2 n-1. Inoltre s vede subto che numer negatv avranno l bt pù sgnfcatvo ad 1. L ntervallo degl nter negatv sarà da -2 n-1 a 1. Ma allora le confgurazon da a sono assegnate alla rappresentazone de negatv, le altre a quella de postv. Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 7 Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 8

3 Rappresentazone n complemento a due a n-1 è l bt d segno n 2 n 1 2 n 1 2 = 0 A = a + a I postv hanno la stessa rappresentazone del caso n segno e valore Dalla formula d vede subto che quando ho un numero negatvo parto da -2 n-1 e po vado a decrescere se restant n-2 bt sono dvers da 0 Utlzzando questa rappresentazone s hanno seguent benefc: S ha una sola rappresentazone per lo zero. Rsultano pù semplc l addzone e la sottrazone (come vedremo n seguto). Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 9 Rappresentazone n complemento a due Il seguente schema auta a capre come s calcola un numero negatvo d 8 bt. La prma rga ndca le potenze d 2 n ordne d poszone. L ultma casella a snstra è negatva. Pù 1 c sono nella sequenza, pù l numero s avvcna allo zero. Se la sequenza è formata da sol 1 l valore è = -118 Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 10 Rappresentazone geometrca Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 11 Operazon su numer nter: negazone Con la rappresentazone n segno e valore, l negatvo d un numero s ottene nvertendo l bt d segno. Con la notazone n complemento a due, l negatvo d un numero s ottene applcando le seguent regole: Complemento de sngol bt 18 = Somma d 1 al numero ottenuto. = = + 18 Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals

4 Perché vale la regola del complemento a due Il valore d un numero n complemento a due è: n 2 A = 2 a + 2 a = 0 Secondo la regola, l corrspondente negatvo è: B = Deve essere A = -B, ovvero A+B = 0 : A + B = ( a = 2 = 2 a + a )2 n ( (2 = 0 Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 13 ) n 2 = 0 2 a ( 2 ( a + a )) 1) = 0 n 2 = 0 Cas partcolar Applcando la regola del complemento a due allo zero e troncando al numero d bt usat per la rappresentazone s rottene la stessa rappresentazone dello zero: = 0 = = = ( 1 ) = 0 Applcando la regola al numero negatvo pù grande n valore assoluto, s ottene l numero stesso: 128 = = = = 128 C è una sola rappresentazone per lo 0. E non ne esste una per +2 n-1. Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 14 = C sono un numero par d confgurazon (2 n ). Una sola per lo zero. E s è decso d rappresentare pù negatv che postv. Ergo non esste una confgurazone per +2 n-1 L addzone Vene eseguta con le regole consuete. S ha overflow se sono necessar pù bt d quell a dsposzone per rappresentare l rsultato. Se s verfca, quest ultmo è sbaglato. S verfca se l segno del rsultato è dscorde con quello de due addend. S può avere overflow anche senza rporto dell ultmo bt. La sottrazone S esegue sommando l mnuendo al sottraendo negato n complemento a due. Coè: a - b = a + (-b). Percò servono solo crcut per l addzone e per la negazone. Qund problem con l overflow sono gl stess dell addzone. Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 15 Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 16

5 Schema a blocch per l addzone e la sottrazone Nota: non è vncolante che l rsultato sa nserto nel regstro A. Un terzo regstro potrebbe essere destnato alla memorzzazone del rsultato. Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 17 Moltplcazone fra numer senza segno Algortmo d base: S generano de prodott parzal, uno per ogn cfra del moltplcatore, che s sommano per ottenere l prodotto fnale. Per l calcolo d ogn prodotto parzale: Se l -esmo bt del moltplcatore è 0, l prodotto parzale è 0. Se l -esmo bt del moltplcatore è 1, l prodotto parzale è l moltplcando. Per la somma de prodott parzal, cascuno d quest è fatto scorrere d una poszone a snstra rspetto al precedente prodotto parzale. Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 18 Esempo d moltplcazone 4 x 3 = x 11 = x 11 = Mglorament all algortmo d base A 0; C 0 For count=0,,n-1 Se Q 0 = 1, A A + M l rporto vene memorzzato n C Shft a destra de valor d C, A, Q A n-1 C; A j A j+1 ; Q n-1 A 0 ; Q j Q j+1 M contene l moltplcando Q contene l moltplcatore Nota: se Q 0 = 0, vene svolto solo lo shft In questo modo, le somme parzal vengono svolte solo quando serve Il rsultato del prodotto è 2n bt Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 19 Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 20

6 Esecuzone d un esempo Dagramma d flusso Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 21 Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 22 Moltplcazone d numer negatv L algortmo vsto non funzona. Infatt, s dovrebbero consderare prodott parzal come numer da 2n bt, completat con degl 1 nelle poszon pù a snstra se uno de fattor è negatvo. Soluzone 1 Convertre fattor n numer postv. Applcare l algortmo per numer senza segno. Se due fattor sono dscord, negare l rsultato. Soluzone 2 Applcare l algortmo d Booth (ved lbro d testo) moltplcazone pù rapda non s rchede la negazone del rsultato Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 23 La dvsone: cenn Ancora pù complessa della moltplcazone L algortmo base è quello delle sottrazon rpetute In caso d numer nter senza segno, l algortmo d base è l seguente: I bt del dvdendo sono esamnat da snstra verso destra S mettono tant zer nel quozente fnché non s trova un numero maggore o uguale al dvsore S mette un 1 nel quozente S sottrae l dvsore al dvdendo parzale S aggungono al resto parzale le cfre del dvdendo non usate S rpete fnché tutte le cfre del dvdendo sono state usate Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 24

7 Esempo d dvsone tra nter senza segno I numer real Dvsore Resto parzale Quozente Dvdendo Resto Un modo d rappresentare numer real è l fxed pont (vrgola fssa). Il punto d separazone tra parte ntera e decmale è n una poszone fssa. In questo modo però non s possono rappresentare numer molto grand o molto pccol, a meno d non usare un numero molto grande d bt. Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 25 Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 26 Rappresentazone n floatng pont Rsulta utle usare la notazone scentfca: ±S x B E Un numero reale può essere memorzzato con una parola con tre camp: Segno (±) Mantssa (S) Esponente (E). Questa notazone è conoscuta come floatng pont ( vrgola moble ). Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 27 Rappresentazone n floatng pont Sgn bt Exp Mantssa Il numero vene normalzzato nella forma 1.bbb bx2 E. Il valore 1 n evdenza è l prmo bt dverso da zero del numero espresso n vrgola fssa Pochè questo 1. è sempre presente lo s consdera mplcto, e s memorzzano solo bt successv. L esponente è scalato rspetto ad un valore costante detto polarzzazone o eccesso. In genere è par a 2 k-1-1, dove k è l numero d bt del campo esponente. L ntervallo d base dell esponente è 0 - (2 k -1). S somma la polarzzazone all esponente per ottenere l valore reale del campo esponente. Consderando questa polarzzazone, l ntervallo dell esponente dventa -(2 k-1 1) - (+ 2 k-1 ). Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 28

8 Esempo d numero n floatng pont Esprmere n floatng pont l numero 53 (10) sapendo che: La mantssa è d 8 bt L esponente è d 4 bt, rappresentato n eccesso 7 Conversone decmale-bnaro: 53 (10) (2) Normalzzazone della mantssa: * 2 5 Rappresentazone dell esponente n eccesso 7: = 1100 S E M Il bt mplcto (n corsvo) s omette n quanto la normalzzazone adottata lo sottntende Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 29 Valor esprmbl nel formato a 32 bt Non v è una rappresentazone dello zero. S usa una partcolare confgurazone per rappresentare lo zero: bt esponente e mantssa tutt a zero Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 30 Denstà de numer n floatng pont I numer rappresentabl non sono equspazat. La denstà maggore d valor rappresentabl s ha vcno all orgne. Un valore reale compreso tra due valor rappresentabl vene approssmato al pù vcno Laddove v è scarsa denstà abbamo mnore precsone nell approssmazone C è un legame tra numero d bt, ntervallo d valor e precsone. A partà d numero d bt complessv, aumentando l ntervallo d valor rappresentabl (rducendo numer d bt della mantssa a favore dell esponente), dmnusce la precsone. A partà d ntervallo (numero d bt per l esponente), aumentando l numero d bt complessv aumenta la precsone. Sngola e doppa precsone Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 31 Denstà numer n floatng pont Il valore 5.2 (*) vene approssmato a 5 con la curva rossa, a 6 con la curva blu Nell esempo d sopra, valor rappresentabl a partà d numero complessvo d bt sono ndcat da tacche blu e rosse sulle rspettve curve abbamo rservato nella curva blu pù bt all esponente rspetto alla curva rossa, aumentando così l ntervallo d valor rappresentabl, ma a spese della precsone l numero d valor postv rappresentabl è sempre 2 bt esponente + bt mantssa = 16, che vengono dstrbut lungo l ntervallo Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 32

9 IEEE 754 E lo standard per la rappresentazone de numer n floatng pont. Sono prevst due format: 32 e 64 bt. L esponente ha 8 e 11 bt rspettvamente La mantssa ha 23 e 52 bt rspettvamente. Esstono anche de format estes (sa per mantssa che per esponente) che sono usat per calcol ntermed. Caratterstche del IEEE 754 a 32 bt Esponente rappresentato n eccesso Mantssa frazonara e normalzzata con bt mplcto (1.M) Es. (51) 10 = *2 5 Mantssa: Esponente: 5 = = Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 33 Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 34 Esempo Sono dat seguent format per la rappresentazone de numer n un calcolatore (campo complessvo 48 bt): Inter senza segno Real n vrgola fssa con bt d segno, parte ntera e 16 bt per la parte frazonara Real n vrgola moble con bt d segno, esponente n eccesso 63 (7 bt) e mantssa frazonara e normalzzata n segno e valore 1.M S rchede l mnmo e massmo valore postv, escluso lo zero Esempo Inter senza segno Mnmo= 1 Massmo= Real n vrgola fssa con bt d segno, parte ntera e 16 bt per la parte frazonara Mnmo= 2-16 Massmo= Real n vrgola moble con bt d segno, esponente n eccesso 63 (7 bt) e mantssa frazonara e normalzzata n segno e valore 1.M Mnmo= 2-63 Massmo= ( ) Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 35 Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 36

10 Artmetca n floatng pont Per addzone/sottrazone s eseguono seguent 4 pass: S controlla se uno de due operand è nullo. S allneano le mantsse (aggustando gl esponent). S esegue l addzone o la sottrazone delle mantsse. S normalzza l rsultato. Moltplcazone/Dvsone sono pù semplc Requst elementar dell hardware d una ALU Regstr per conservare gl operand n ngresso e parzal regstr a scorrmento Bt d controllo per controllare qual operazon svolgere MUX o opportune ret combnatore per l nterpretazone de bt d controllo Una rete combnatora che effettu le operazon (d solto un Parallel Adder) Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 37 Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 38 Floatng Pont Unt d una ALU Serve per effettuare le operazon fra numer n vrgola moble Realzzata con due untà artmetche n vrgola fssa, una per l'esponente e una per la mantssa, che vengono accoppate L'untà per la mantssa s occupa d esegure le operazon artmetche d base sulla mantssa (somma algebrca, moltplcazone e dvsone). L'untà per l'esponente deve esegure solo operazon d somma algebrca e d confronto fra numer nter Il confronto può essere effettuato attraverso una sottrazone degl esponent Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 39 Floatng Pont Unt d una ALU Per esegure la somma d due numer n FP s fa la dfferenza degl esponent. Il segno del rsultato ndca quale de due esponent è l pù pccolo Il modulo ndca l numero d scorrment verso destra che devono essere esegut sulla mantssa del numero pù pccolo Il regstro che contene la mantssa deve dunque essere del tpo a scorrmento Gl scorrment possono essere plotat da un contatore carcato con la dfferenza fra gl esponent ad ogn scorrmento l contatore vene decrementato fnché non vene raggunto l valore zero Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 40

11 Esempo d somma tra due numer FP S E M A B L esponente d A è maggore d quello d B, è necessaro allneare B rspetto a A, e po sommare le mantsse, senza scordars del bt mplcto delle rspettve mantsse (n corsvo): A B = Somma Poché l rporto fnale (n neretto) è dverso da zero, è necessaro ncrementare l esponente per normalzzare la mantssa: Somma Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 41 Schema d base d una ALU a n bt Prmo operando Secondo operando A1 AN B1 BN Bt d controllo Rete Combnatora A.. Rete Combnatora A Rete Combnatora B.. Rete Combnatora B Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 42 A1 new AN new B1 new BN new Cn S1 S0 Rete Combnatora per l rporto P A R. A D D E R R1.. RN Progettazone ALU (Esame del 16/01/03) Progettare una ALU che esegua le seguent operazon su due operand A e B d n bt: Implementare la ALU utlzzando le opportune ret logche e un parallel adder I Sommator d un modulo ALU Il sommatore elementare è noto come half adder : dat due bt n ngresso, presenta n uscta la somma e l rporto. Il passo successvo è l full adder, per cu, dat n ngresso due bt e l rporto, calcola n uscta somma e rporto Connettendo n sere n full adder attraverso le lnee del rporto, è possble effettuare la somma d due operand a n bt: s ottene l cosddetto parallel adder Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 43 Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 44

12 Schema logco d un full adder Il Parallel Adder (o Rpple Carry Adder) La somma complessva dpende dal tempo che ogn sngolo full adder mpega a generare l rporto per lo stado successvo (rtardo) Se δ è l rtardo del sngolo modulo, l rtardo mpegato da un Parallel Adder a n bt è dato da n δ B 2 A 2 B 1 A 1 B 0 A 0 CIN = 0 B A C IN B A C IN B A C IN Full Adder Full Adder Full Adder C OUT SUM C OUT SUM C OUT SUM Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 45 Q 2 Q 1 Q 0 Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 46 Il Carry Look-ahead Adder Per rdurre l rtardo, una prma soluzone è osservare che, fra bt d rporto d cascun FA, sussstono le relazon: C C IN 0 = IN = 0 = C C IN 2 OUT1 ( ) ( ) ( ) = C A B + A B ( ) C = C = C A B + A B IN1 OUT 0 IN IN = CIN A B + A B A B + A B Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 47 Il Carry Look-ahead Adder In generale s nota che: ( ) C + = C A B + A B 1 Ed l rporto può essere espresso medante due termn d propagazone (p ) e generazone (g ): g = A B ( ) p = A B C = C p + g + 1 Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 48

13 Il Carry Look-ahead Adder Il punto fondamentale è che l equazone del rporto può essere scrtta n modo rcorsvo : Il termne C +1 può dunque C + 1 = C p + g essere calcolato senza attendere l calcolo d C, n quanto, C = C 1 p 1 + g esplctando termn C, p, g, s 1 vede che ess dpendono solo da. A A 0 e B B 0, ovvero gl ngress del sommatore!. C C = g = 0 Nessuna «propagazone» è dunque necessara, progettando una rete combnatora con ngress dat da A n-1 A 0 e B n-1 B 0, n funzone de qual s calcolano Il Carry Look-ahead Adder Dalle formule precedent, è evdente che non c è bsogno d attendere la generazone del rporto tra modul, n quanto l rporto per ogn modulo è calcolable a partre da sngol addend e dal rporto nzale La soluzone è dunque connettere l rporto n ngresso d cascun FA a una rete combnatora detta appunto d Carry Look-Ahead (CLA) Il rtardo è rdotto a quello della rete combnatora CLA + quello del sngolo FA per cascun bt All aumentare del numero d bt d cascun operando aumenta anche la complesstà della rete CLA Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 49 C n C 1 Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 50 Schema del Carry Look-ahead Adder B 2 A 2 B 1 A 1 B 0 A 0 C IN B A C IN C OUT SUM B A C IN C OUT SUM B A C IN C OUT SUM Q 2 Q 1 Q 0 Carry-look-ahead logc Il rtardo è dato da quello d una rete combnatora a tre lvell + una rete a 2 lvell (FA) Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 51 Il Carry Save Adder (CSA) E possble dmostrare che, dat 3 addend A, B, C d n bt, la loro somma S è data da: PS = A B C PR = A B + AC + B C S = PS +2PR PS è chamato Pseudo-Somma PR è chamato Pseudo-Rporto Quanto scrtto è generalzzable a M addend Questo sommatore è chamato Carry Save Adder (CSA) Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 52

14 Il Carry Save Adder Per evtare complcazon nella rete combnatora, quando s hanno pù d tre addend s prefersce connettere pù CSA a tre addend Il vantaggo evdente è che l rtardo è sgnfcatvo uncamente nel PA dell ultmo stado Infatt sngol CSA presentano l rtardo d una rete combnatora a 4 lvell d logca Se gl operand sono meno d tre, è evdente che non s ha alcuna rduzone del rtardo rspetto al PA Struttura d un CSA Ogn CSA è costtuto da N Full Adder n parallelo Ogn full adder presenta n ngresso tre bt, uno per ogn addendo n uscta fornsce la somma de tre bt e l rporto L nseme degl N bt all uscta d ogn Full Adder relatv alla somma costtusce la PseudoSomma L nseme degl N bt relatv al rporto costtusce lo PseudoRporto Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 53 Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 54 Per saperne d pù Vedere gl algortm d dvsone e moltplcazone per numer n complemento a due nel Cap. 9 del Lbro d Testo Vedere sto web del lbro Calcolator Elettronc Artmetca della CPU Prof. G.L. Marcals 55