Elettronica dei Sistemi Digitali LA

Transcript

1 Elettronca de Sstem Dgtal LA Unverstà d Bologna, sede d Cesena Artmetca Computazonale F.Camp A.a. 5-6

2 Artmetca Computazonale S studano possbl archtetture hardware (ASIC) per realzzare operazon Matematche su segnal compost da strnghe d bt, n modo da realzzare le Specfche fsche che c s propone (Funzonalta, Tmng, Power, Area): RAPPRESETAZIOI: Unsgned (Codfca Esadecmale d numer postv) Two s complement (Complemento a Due) OPERAZIOI: Addzone Moltplcazone (Dvsone, Radce Quadrata, etc) -> on verranno trattate

3 Codfca Bnara: { b n... b } ove b rappresenta l numero b Tpcamente n puo essere: 8 -> Bytes, 6-> Half Word, 3->Word o pu. el caso d archtetture programmabl (Mcroprocessor, DSP) e fssato, mentre nel caso degl ASIC vene regolato a seconda della precsone voluta n modo da ottmzzare le rsorse utlzzate, ES: { 8 4 } 3 { } Complemento a : In modo da facltare la esecuzone della sottrazone, I numer negatv sono espress attraverso la seguente formula: -n (ñ) ES: - - { } { }

4 Complemento a La operazone d complemento ad e realzzata attraverso una negazone bt a bt, che puo essere a sua volta realzzata con un operazone d or con : } {,,..., ) ( x x x x x x

5 Sommator OBIETTIVO: Realzzare de crcut ASIC a gate level che descrvano la operazone d somma tra vettor d bt: {a n a } {b n b } {z n z } Problema: Sceglere l corretto TRADE-OFF (Compromesso) tra rsorse fsche (Area e Consumo) e velocta d elaborazone

6 Sommator Rpple Carry S vuole realzzare qund la operazone seguente: Voglamo scomporre la operazone su un sngolo bt, sara po suffcente replcare volte la stessa logca S puo scomporre dunque l calcolo n due funzon logche a bts, l calcolo della somma (Sum) e del rporto (Carry Out): In generale, la operazone e descrtta dalle seguent mappe d Karnaugh per S e Co.

7 Half-Adder A/B A/B SUM Carry Out S ottene qund S A OR B Co A and B Tale Crcuto, defnto HALF ADDER, ha pero senso solo se rferto al prmo stado Della somma, mentre gl stad successv dovranno tenere conto del CO de precedent. Sara qund necessaro un crcuto a 3 ngress.

8 Full-Adder AB/ AB/ Cn Cn SUM Carry Out

9 Full Adder: Calcolo d Sum c b a b a c b a c b a b a c b a b a c c b a c b a c b a c b a Sum ) ( ) ( ) ( ) ( ) ( ) ( ) ( )) )( (( ) ( ) ( b a c bb ab ab aa c b a b a c ab ab c ab ab c ota:

10 Full Adder: Calcolo d Carry-out Cout a b b c a c Che puo essere scrtto anche come: Cout a b ( a b) c

11 Full Adder a b Sum Cout Cn

12 Sommator Rpple-Carry a b a b a b a b Cout Sum Cn Cout Sum Cn Cout Sum Cn Cout Sum Cn RIPPLEPropagazone del Carry Vantagg:. Hardware faclmente replcable per stad. Molto pccolo: uno stado e calcolato con 5 gates Svantagg: Ogn stado deve concludere la propra elaborazone prma che l seguente possa ncomncarla: l rtardo ntrodotto e proporzonale al numero d stad, e qund al numero d bt degl operand. Delay o()

13 Sommator Carry-Lookahead S rcord l calcolo per la determnazone del Carryout nel full-adder Cout a b b c a c S puo scrvere come Cout a b c( a b) Defnendo ab GEERATE (G), ab PROPAGATE Cout G Cn P

14 Sommator Carry-Lookahead C P P P P P G P P G P P G P G C C P P P P G P G P G C C P P P G G C C P G C Il calcolo de dvers carry out present nel sommatore a 4 bt puo essere qund descrtto secondo l algortmo seguente:

15 Sommator Carry-Lookahead Antcpando l calcolo del carry secondo quanto descrtto e possble Realzzare l seguente sommatore Carry-Lookahead. G 3 P 3 G P G P G P C 3 C C C p 3 p p p s 3 s s s Lo svantaggo prncpale d questa archtettura e che le equazon logche Dventano troppo complesse oltre l ordne 4. D conseguenza CLA vengono utlzzat d solto n blocch gerarchc a 4 bt.

16 Sommator Carry-Lookahead Il prncpale vantaggo d quest sommator e d offrre, al prezzo d un superore utlzzo d logca un rtardo nferore. La logca del carry offre nfatt un rtardo, nel caso d adder a 4 bt, d Due lvell d gates. Pu n generale s avrebbe Delay o(log n)

17 Sommator Carry-Select Da quanto descrtto appare utle defnre un metodo per la connessone veloce d Stad d somma gerarchc compost da un numero d bt >. Una possble tecnca e l Carry-Select: Vengono n effett determnat due calcol dvers dpendent da Cn (che dovra essere prodotto n seguto), e una volta eseguto l conto vene selezonata la uscta opportuna n base al valore d Cn: A 7,4, B 7,4 A 7,4, B 7,4 A 3,, B 3, 4-bt adder C 3out 4-bt adder 4-bt adder S 7,4 S 7,4 S 3, mux S 7,4

18 Sommator Carry-Select Il vantaggo mmedato d questa tecnca e l guadagno n velocta, lo svantaggo e l rlevante aumento n termn d area occupata e d consumo. 4-bt add 4-bt add 4-bt add 4-bt add 4-bt add 4-bt add 4-bt add T delay Tstado Tmux stad

19 Sommator Carry-Bypass Il Cn d un blocco puo essere propagato n uscta dallo sesso solo se tutt I P sono ad. Se co non succede per almeno P, (condzone detta d DELETE) non ha senso propagare l Cn. 4-bt add 4-bt add 4-bt add 4-bt add P3PPP P3PPP P 3PPP T delay Tstado Tbypass stad

20 Determnazone dell Overflow Se la operazone d somma (o sottrazone) e eseguta senza segno, l bt d overflow e semplcemente determnato dal Carry-out dello stado. In caso d operazone n complemento a, s utlzza l seguente algortmo:. Se l bt d maggor peso de due operand e dverso, non c puo essere overflow. Se I due operand hanno uguale bt d maggor peso, l bt d maggor peso del rsultato deve essere uguale a due bt degl operand OF ( A B )( A S )

21 Moltplcator Hardware Moltplcatore Serale Moltplcatore Parallelo Moltplcatore Booth-Encoded

22 Algortmo d Moltplcazone x M Y y Z M Y xy j j j Y 3 Y Y Y Y Y Y Y 3 Y Y Y Y - 3 Y Y Y Y Y Y Y Y Z 7 Z 6 Z 5 Z 4 Z 3 Z Z Z

23 Moltplcatore Rpple-carry ad array 3 3 Y Y HA FA FA 3 HA Y FA FA FA HA 3 Y3 Z7 FA FA FA HA Z6 Z5 Z4 Z3 Z Z Z

24 Moltplcatore Rpple-carry ad Array Vantagg: Grande smmetra (layout rettangolare) Buone prestazon (elevato parallelsmo) Svantagg: otevole Impego d rsorse Hardware Crtcal Path non ben dentfcable Delay: T mult [(M-)(-)]t carry (-)t sum t and

25 Moltplcatore Carry-Rpple a 8-bt Y 7 Y 6 Y 5 Y 4 Y 3 Y Y Y 8-bt CRA 8-bt CRA 8-bt CRA 8-bt CRA 8-bt CRA 8-bt CRA 8-bt CRA T delay o() Rsultato parzale (8bt) Carry-out (bt)

26 Moltplcatore Carry-Save MERGE ADDER

27 Computazone nel domno dello spazo: strutture ad albero La computazone nel domno del tempo, tpca delle macchne programmabl, s svluppa tpcamente secondo una struttura lneare: Sum (((a b)c)d) Rtardo o() num operand Per sfruttare appeno vantagg della computazone nel domno dello spazo è necessaro esplctare pù possble l parallelsmo nsto n un determnato tpo d calcolo, con una struttura logartmca : Sum ( (ab) (cd) ) Rtardo o(log )

28 Moltplcatore Carry-Save a 8-bt Y Y Y Y 6 4 Y 3 Y Y 7 Y 5 8-bt CSA 8-bt CSA 8-bt CSA 8-bt CSA 8-bt CSA Rsultato parzale (8bt) Carry-Save out (8bt) 8-bt CSA 8-bt CSA T delay o() Merge adder 8-bt

29 Moltplcatore Wallace Tree Carry-Save a 8-bt 8-bt CSA 8-bt CSA 8-bt CSA 8-bt CSA 8-bt CSA Merge adder 8-bt CSA T delay o(log ) Rsultato parzale (8bt) Carry-Save out (8bt)

30 Moltplcatore ad albero d Wallace Vantagg: Cala la complessta dell albero, vene aumentata la prestazone Dmnusce l numero d rsorse utlzzate Svantagg: Layout fortemente asmmetrco Delay: T mult (-)t carry t and t merge o()

31 Codfca d Booth OBIETTIVO : La complessta de moltplcator e legata al numero d bt necessar per codfcare gl operand, ed e proporzonale a. S puo pensare d codfcare l numero bnaro n ngresso n modo dverso n modo da dmnure l numero d smbol necessar a descrverlo: ad esempo, l numero n base e codfcato con 4 smbol, potrebbe essere rappresentato n base 4 con Smbol. () 3 (3) Lo svantaggo e che le operazon d somma e prodotto smbolo a smbolo necessare oer realzzare l algortmo d moltplcazone con base 4 potrebbero dventare troppo complesse. D certo lo sarebbero In base 4 usando una codfca n complemento a. Ma s puo nvestgare un tpo d codfca base 4 che descrva somma e prodotto Tra smbol n un modo semplce dal punto d vsta della mplementazone Hardware.

32 Codfca d Booth ] [ ) ( ] [ (Rappr. In Complemento a )

33 J n n n M F 4 ) ( ) ( ) ( ] [ ) ( Codfca d Booth

34 Codfca d Booth - F F Y Y Y Y - -Y - -Y - -Y Se dovess fare un prodotto Y e voless generare prodott parzal usando un moltplcatore codfcato n questa forma, dovre sostture nella struttura del moltplcatore a matrce operazon d shft() e d complemento a due n luogo de gates and.

35 Codfca d Booth Ogn operazone d prodotto parzale vene gestta con un multplexer che selezona le possbl uscte tra le operazon mposte BOOTH ECODIG: Y Y Y -Y - MU Ad ogn passo l prodotto parzale puo essere shftato d DUE PASSI (nvece che uno) Verso snstra. Il numero d lvell necessar a realzzare questo tpo d moltplcazone e qund / nvece d, l area e l rtardo s dmezzano pratcamente, anche se s ntroduce una logca d controllo pu complessa.

36 Booth Encoded Multpler a 8 bt Slde modfcata!!! - Y Y Y -Y Y Y Y -Y MU 7 bt bt Y Y Y -Y MU 3 Y Y Y -Y 9 bt 8 bt adder stage bt MU 9 bt 8 bt adder stage 8 bt MU 9 bt 8 bt adder stage 8 bt bt bt

37 Moltplcatore Serale Basato su regstr : A Moltplcatore B Moltplcando (64 bt) P Regstro accumulazone parzale (64 bt) Il Prodotto e basato su una sere d AD bt a bt, A (shft left) 64-bt adder B (shft rght) P en

38 Moltplcatore Serale () Basato su regstr : A Moltplcatore B Moltplcando (64 bt) P Regstro accumulazone parzale (64 bt) In questa soluzone P ed A sono concatenat, permettendo un notevole rsparmo d rsorse: A 3-bt adder P/B (Shft Rght) en