Prova d esame di Reti Logiche T 10 Giugno 2016



Documenti analoghi
Prova d esame di Reti Logiche T 13 Luglio 2016

Prova d esame di Reti Logiche T 29 Gennaio 2016 COGNOME:.. NOME:.. MATRICOLA:

Prova d esame di Reti Logiche T 11Settembre 2015 COGNOME:.. NOME:.. MATRICOLA:

Prova d esame di Reti Logiche T 09 Gennaio 2015 COGNOME:.. NOME:.. MATRICOLA:

Prova d esame di Reti Logiche T 12Giugno 2015 COGNOME:.. NOME:.. MATRICOLA:

Reti Logiche T. Esercizi reti sequenziali sincrone

RETI LOGICHE T Ingegneria Informatica. Esercitazione 2 Reti Sequenziali Asincrone

13/01/2005 COGNOME NOME MATRICOLA. SOLUZIONE ESERCIZIO N. 1 Pagina 1. Si consideri la rete sequenziale asincrona rappresentata in figura:

Reti Logiche T. Esercizi reti sequenziali asincrone

ESERCIZIO N. 1 - PAGINA 1

Ia Prova finale MATRICOLA COGNOME NOME 29/06/2006 ESERCIZIO 1, pagina 1

COGNOME NOME COGNOME NOME

Calcolatori Elettronici

RETI LOGICHE T Ingegneria Informatica. Esercitazione 3 Reti Sequenziali Sincrone

Sintesi di Reti sequenziali Sincrone

NOME e COGNOME (stampatello): Compito A. Esercizio 1 (8 punti) Minimizzare l automa in tabella e disegnare l automa minimo.

Esercizio 1. presenta lo stesso valore (0 o 1) in corrispondenza del fronte di discesa e del successivo fronte di salita del segnale X 1

Reti Logiche A Appello del 9 luglio 2009

Sintesi di Reti Sequenziali Sincrone

Minimizzazione degli stati di reti sequenziali asincrone (RSA) / sincrone (RSS)

Le reti sequenziali sincrone memorizzano il proprio stato in dei FF-D

Somma 3-bit. somma 3-bit con I/O sequenziale. somma 3-bit con I/O sequenziale. Osservazione

Esercizio 1. Utilizzare FF di tipo D (come ovvio dalla figura, sensibili al fronte di discesa del clock). Progettare il circuito con un PLA.

Esercizi sulle Reti Sequenziali Sincronizzate

Reti Sequenziali. Reti Sequenziali. Corso di Architetture degli Elaboratori

Tutorato architettura degli elaboratori modulo I (lezione 4)

Capitolo 6. Reti asincrone. Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie

Reti Logiche A Prova di giovedì 3 febbraio 2005

Modelli per le macchine digitali

Compito A. Esercizio 1 (13 punti) Minimizzare l automa descritto dalla seguente tabella degli stati

DOMANDA N. 1 Quale frequenza del clock minimizza il numero di stati della rete sequenziale sincrona?

Esercizi Risolti RETI LOGICHE T (Modulo 2)

Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone

Reti sequenziali asincrone

AUTOMA A STATI FINITI

Contatore avanti-indietro Modulo 4

Sintesi di Reti sequenziali Sincrone

Calcolatori Elettronici Gli Automi

Esercizio 1. Esercizio 1. Esercitazioni su circuiti sequenziali. Esercizio 1. Mimimizzazione. Macchina a stati finiti di Moore F* = A~S + F~S

FONDAMENTI DI INFORMATICA Lezione n. 7. Esercizi di progetto di circuiti sequenziali

Circuiti sequenziali: macchine a stati finiti

Capitolo 4 Reti Sequenziali. Reti Logiche T

PROVA SCRITTA DEL MODULO DI

COMPITO A. Esercizio 1 (17 punti)

ANALISI E PROGETTO DI CIRCUITI SEQUENZIALI

Calcolatori Elettronici A a.a. 2008/2009. RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin

Esercitazione 1 di verifica

Tutorato di Calcolatori Elettronici. Corso di laurea in Ingegneria Biomedica Elettrica, Elettronica e Informatica

Appello di Progettazione di Sistemi Digitali 16 Settembre Docenti: Proff. Gorla e Massini

Capitolo 6. Reti asincrone. 6.1 Struttura, comportamento e corretto impiego. Reti sequenziali asincrone (struttura)

Reti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Reti Sequenziali

Capitolo 6. Reti asincrone. 6.1 Elaborazione asincrona. Esigenze. 6.1 Elaborazione asincrona 6.2 Memorie binarie 6.3 Analisi e Sintesi

Circuiti Sequenziali & Somma FP

LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 9

Esercizio 1 (12 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo. S 7

COMPITO A Esercizio 1 (13 punti) Dato il seguente automa:

Secondo esonero di Architetture degli Elaboratori I Canale P-Z 22 Gennaio 2007

Introduzione. Sintesi Sequenziale Sincrona. Modello del circuito sequenziale. Progetto e strumenti. Il modello di un circuito sincrono può essere

UNIVERSITÀ DEGLI STUDI DI FIRENZE CORSO DI LAUREA IN INFORMATICA Corso di Architettura degli Elaboratori Esercitazione del 19/01/2018

Macchine Sequenziali

x y z F x y z F

Sintesi Sequenziale Sincrona

ESAME DI ARCHITETTURA I COMPITO A

Domande di Reti Logiche compito dell 11/1/2016

Macchine a Stati finiti

UNIVERSITÀ DEGLI STUDI DI PARMA FACOLTÀ DI INGEGNERIA Corso di Reti Logiche A

FSM: Macchine a Stati Finiti

Sintesi Sequenziale Sincrona

Macchine a Stati finiti

Corso di studi in Ingegneria Elettronica A.A. 2006/2007. Calcolatori Elettronici. Esercitazione n 2

Problema 1. ) e da un segnale di uscita (D O

Architetture degli Elaboratori I II Compito di Esonero (A) - 16/1/1997

RETI LOGICHE T Analisi, sintesi e composizione di Reti Sequenziali Sincrone

PROVA SCRITTA DEL MODULO DI NOME: COGNOME: MATRICOLA:

Reti sequenziali. Nord

Esercizio 1 Domanda 1

UNIVERSITÀ DEGLI STUDI DI FIRENZE CORSO DI LAUREA IN INFORMATICA Corso di Architettura degli Elaboratori Esercitazione del 25/01/2019

Esercizi vari con soluzione

Calcolatori Elettronici

ESAME di PROGETTAZIONE di SISTEMI DIGITALI. Nome e Cognome Secondo Esonero

Calcolatori Elettronici Lezione 2 Algebra delle reti Logiche

Capitolo 3. Modelli. Macchine combinatorie Macchine sequenziali asincrone sincrone

APPUNTI DI ELETTRONICA DIGITALE

Problema 1. ) e da quattro segnali di uscita (O 0

Funzioni, espressioni e schemi logici

Reti Logiche (Nettuno) Test di autovalutazione del 19/5/94

Macchine a Stati finiti

A Laurea in Fisica - Anno Accademico

Algebra e circuiti elettronici

Sistemi di elaborazione dell informazione

Reti Logiche Sequenziali

Livello logico digitale

Laboratorio di Architettura degli Elaboratori A.A. 2014/15 Circuiti Logici

orario ricevimento via orario ufficio risposta entro 3 giorni

Il livello logico digitale

I Indice. Prefazione. Capitolo 1 Introduzione 1

Macchine a Stati finiti. Sommario

Problema 1. In un sistema di comunicazione digitale vengono trasferiti messaggi costituiti da al più N max. ) con un ulteriore bit (b k

Transcript:

Prova d esame di Reti Logiche T 10 Giugno 2016 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice, e che il compito verrà considerato nullo in assenza di regolare iscrizione su Almaesami. Non è possibile uscire e rientrare in aula dopo le prime due ore. Esercizio 1 (13 punti) Una lavatrice a gettoni ha un solo programma di lavaggio, il cui costo è 2.50 euro. La macchina accetta monete da 50 centesimi, 1 euro e 2 euro. Una rete sequenziale sincrona riceve in ingresso due segnali A e B (sincroni con il clock) che codificano il tipo di moneta inserita: AB=01 per monete da 50 centesimi, AB=10 per monete da 1 euro, AB=11 per monete da 2 euro. I due segnali valgono entrambi 0 nei periodi di clock in cui non vengono inserite monete, e assumono valore 1 a seconda della moneta inserita e solo per un clock. La rete deve produrre in uscita due segnali P e R. Il segnale P vale 1 se e' stata raggiunta la cifra necessaria per avviare il programma di lavaggio, e 0 altrimenti. Il segnale R deve indicare se deve essere erogato un resto. Entrambi i segnali valgono 1 soltanto per un ciclo di clock, dopodiché il totale inserito e i due segnali vengono riportati a zero. 1.1 Individuare il grafo degli stati relativo all automa minimo (modello di Mealy). (punti 4) AB, PR Pag. 1/6

1.2 Individuare la tabella di flusso e la tabella delle transizioni relative al grafo del punto precedente (modello di Mealy). (punti 3) 1.3 Individuare le espressioni SP di costo minimo relative alle variabili di uscita P ed R, riportando le mappe di Karnaugh e i raggruppamenti rettangolari individuati (punti 3) Pag. 2/6

Prova d esame di Reti Logiche T 10 Giugno 2016 COGNOME:.. NOME:.. MATRICOLA: 1.4 Realizzare la sintesi diretta del segnale P mediante un contatore a 3 bit, prevedendo solo l utilizzo di monete da 50 centesimi. Nello schema sottostante, in aggiunta a P, si identifichino anche i segnali di ingresso per il contatore (punti 3) Esercizio 2 (13 punti) Una RSA riceve in ingresso, tramite due segnali X1, X2, 4 configurazioni binarie che codificano 4 colori come segue: 00=rosso, 10=blu, 01=giallo, 11=verde. Ogni volta che i colori rappresentati dalle ultime due configurazioni in ingresso alla rete (corrente e precedente) formano, se mescolati, il viola (rosso+blu), l uscita Z deve assumere valore 1, e mantenere tale valore finché i colori rappresentati dalle ultime due configurazioni in ingresso alla rete non assumano, se mescolati, il colore arancione (rosso+giallo): a quel punto, Z=0 fino alla successiva combinazione viola. 2.1 Individuare il grafo degli stati primitivo utilizzando il modello di Moore. (punti 4) X1X2, Z Pag. 3/6

2.2 Individuare la tabella di flusso relativa all automa minimo (modello di Mealy), evidenziando le condizioni di stabilità e riportando tabella triangolare e classi massime di compatibilità (punti 3) 2.3 Individuare una codifica degli stati indicando il grafo delle adiacenze e la tabella delle transizioni (punti 3) Pag. 4/6

Prova d esame di Reti Logiche T 10 Giugno 2016 COGNOME:.. NOME:.. MATRICOLA: 2.4 Individuare le espressioni PS di costo minimo della variabile di stato di peso minore, riportando le mappe di Karnaugh e i raggruppamenti rettangolari individuati, evitando il fenomeno dell alea statica (punti 2) 2.5 Determinare l espressione equivalente a NOR dell espressione ottenuta al punto precedente (punti 1) Pag. 5/6

Esercizio 3 (6 punti) Si vuole trasmettere una stringa binaria composta da n bit tramite un segnale elettrico, di cui si può variare l'intensità di corrente da un minimo di 0 A a un massimo di 10 A. 3.1 Suddividendo il range di variabilità del segnale trasmesso in intervalli di 0.1 A, qual è il massimo numero di bit n che si può utilizzare per rappresentare una stringa?(2 punti) 3.2 Qual è la cardinalità massima di un alfabeto di simboli codificabile in maniera non ridondante con stringhe di tale lunghezza? (2 punti) 3.3 Qual è il valore massimo (in A) dell'entità di rumore che può affliggere il segnale senza alterare l'informazione trasmessa? (2 punti) Pag. 6/6