Circuiti Combinatori. Circuiti Combinatori. Circuiti Combinatori. Circuiti Combinatori

Documenti analoghi
Circuiti Combinatori. Circuiti Combinatori. Circuiti Sequenziali. Circuiti Sequenziali

Il Livello Logico-Digitale. I circuiti sequenziali

AXO Architettura dei Calcolatori e Sistemi Operativi. reti sequenziali

Elementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà:

Calcolatori Elettronici

Circuiti sequenziali

» Derivazione della porta-base sequenziale (memoria di 1 bit, FlipFlop SR ) a partire dai blocchi base combinatori

Circuiti sincroni circuiti sequenziali:bistabili e latch

Corso di Calcolatori Elettronici I Flip-flop

I Bistabili. Maurizio Palesi. Maurizio Palesi 1

Università degli Studi di Cassino e del Lazio Meridionale Corso di Calcolatori Elettronici Elementi di memoria e Registri

Corso di Calcolatori Elettronici I Elementi di memoria ing. Alessandro Cilardo

Reti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Elementi di memoria

Università degli Studi di Cassino

Reti logiche (2) Circuiti sequenziali

Reti logiche sequenziali

Reti logiche sequenziali

Reti logiche (2) Circuiti sequenziali

LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 6. Prof. Rosario Cerbone

I circuiti sequenziali

Elementi di memoria. Ing. Ivan Blunno 21 aprile 2005

Esercitazione del 03/04/ Soluzioni

Circuiti sequenziali e latch

I flip-flop ed il register file. Sommario

Calcolatori Elettronici Reti Sequenziali Asincrone

Prima prova intercorso. Lezione 10 Logica Digitale (4) Dove siamo nel corso. Un quadro della situazione

AB=AB. Porte logiche elementari. Livello fisico. Universalità delle porte NAND. Elementi di memoria: flip-flop e registri AA= A. Porta NAND.

Circuiti sequenziali. Gli elementi di memoria: i bistabili I registri. Circuiti sequenziali e bistabili. Bistabili: : classificazione

Introduzione. Gli elementi di memoria: i bistabili I registri. Bistabili: classificazione

Circuiti sincroni Circuiti sequenziali: i bistabili

I bistabili ed il register file

Capitolo 6. Reti asincrone. Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie

Esercizi Logica Digitale,Circuiti e Bus

Calcolatori Elettronici Lezione 4 Reti Sequenziali Asincrone

Esercitazione del 26/03/ Soluzioni

Elettronica dei Sistemi Digitali Registri di memoria CMOS e reti sequenziali

LSS Reti Logiche: circuiti sequenziali

Cenni alle reti logiche. Luigi Palopoli

LATCH E FLIP-FLOP PREMESSA

LATCH E FLIP-FLOP PREMESSA

LOGICA SEQUENZIALE. Un blocco di logica puramente combinatoria è un. blocco con N variabili di ingresso e M variabili di uscita

Flip flop: tempificazione latch ed edge-triggered

Circuiti sequenziali e latch

Calcolatori Elettronici A a.a. 2008/2009

Un contatore è un registro che evolve secondo una sequenza predefinita di stati ordinati all applicazione di un impulso di ingresso

Un quadro della situazione. Lezione 9 Logica Digitale (3) Dove siamo nel corso. Organizzazione della lezione. Dove siamo. Dove stiamo andando..

Logica Sequenziale. Modulo 5

Campionamento e memoria. Sommario. Sommario. M. Favalli

Gli elementi di memoria: i bistabili I registri. Mariagiovanna Sami Corso di reti Logiche 8 Anno

I CONTATORI. Definizioni

Modelli per le macchine digitali

PSPICE Circuiti sequenziali principali

(competenze digitali) CIRCUITI SEQUENZIALI

Capitolo 6. Reti asincrone. 6.1 Elaborazione asincrona. Reti sequenziali asincrone (struttura) Reti sequenziali asincrone (comportamento)

Capitolo 6. Reti asincrone. 6.1 Struttura, comportamento e corretto impiego. Reti sequenziali asincrone (struttura)

Capitolo 6. Reti asincrone. 6.1 Elaborazione asincrona. Esigenze. 6.1 Elaborazione asincrona 6.2 Memorie binarie 6.3 Analisi e Sintesi

Esercitazioni di Reti Logiche. Lezione 5

Macchine sequenziali

ElapB2 21/09/ DDC 1 ELETTRONICA APPLICATA E MISURE. Ingegneria dell Informazione. Lezione B2: Circuiti bistabili (FF)

Circuiti sequenziali. Circuiti sequenziali e applicazioni

Capitolo 6: Reti asincrone

Circuiti sequenziali

Livello logico digitale

Le Alee. La presenza di ritardi nei dispositivi utilizzati può avere l effetto di modificare il comportamento delle uscite in alcuni casi

Tecniche di Progettazione Digitale Elementi di memoria CMOS e reti sequenziali p. 2

Università degli Studi dell Insubria Dipartimento di Scienze Teoriche e Applicate. Architettura degli elaboratori Bistabili e Clock

Macchine Sequenziali

Calcolatori Elettronici

Reti sequenziali. Nord

Circuiti Sequenziali

Flip-Flop. Tipo Set/Reset. É il tipo più semplice di circuito sequenziale. Una realizzazione in logica NOR é rappresentata in figura:

Introduzione - Modello. Introduzione - progetto e strumenti

I.P.S.I.A. Di BOCCHIGLIERO Multivibratori astabili ---- Materia: Elettronica. prof. Ing. Zumpano Luigi. Catalano, Iacoi e Serafini

Elettronica Digitale. 1. Sistema binario 2. Rappresentazione di numeri 3. Algebra Booleana 4. Assiomi A. Booleana 5. Porte Logiche OR AND NOT

FONDAMENTI DI INFORMATICA Lezione n. 7. Esercizi di progetto di circuiti sequenziali

Gli elementi di memoria: i bistabili

Q1 D. CK Qn CK Q1. E3x - Presentazione della lezione E3

Multiplexer. Multiplexer 2 a 1 (a 1 bit) e sua implementazione. Multiplexer 2 a 1 (a 32 bit) e sua implementazione

I FLIP FLOP: COMANDARE DUE LUCI CON UN SOLO PULSANTE

Capitolo 6. Reti asincrone. 6.1 Elaborazione asincrona. Reti sequenziali asincrone (struttura) Reti sequenziali asincrone (comportamento)

SisElnF2 12/21/01. F CIRCUITI COMBINATORI E SEQUENZIALI F2 Circuti sequenziali

ANALISI E PROGETTO DI CIRCUITI SEQUENZIALI

Flip-flop e loro applicazioni

Memorie. Laboratorio di Architetture degli Elaboratori I Corso di Laurea in Informatica, A.A Università degli Studi di Milano

a) Si scriva la tabella ingressi-uscite e per ogni mintermine individuato si scriva la forma algebrica corrispondente:

Calcolatori Elettronici

Elettronica Sistemi Digitali 09. Flip-Flop

Moduli logici. Interfacciamento di dispositivi logici. Parametri statici e dinamici. Circuiti logici combinatori Circuiti logici sequenziali

Calcolatori Elettronici B a.a. 2004/2005

CORSO BASE DI ELETTRONICA (competenze digitali)

Clock. Corso di Architettura degli Elaboratori. Architetture degli Elaboratori. Circuiti combinatori e sequenziali.

Macchine sincrone. In teoria. Solo un modello teorico NON ESISTE NELLA PRATICA

ALU + Bistabili. Sommario

ALU + Bistabili. Prof. Alberto Borghese Dipartimento di Informatica Università degli Studi di Milano

Logica sequenziale. Logica Sequenziale. Macchine a stati e registri. Macchine a stati

Reti sequenziali (segue)

Reti sequenziali. Esempio di rete sequenziale: distributore automatico.

Fondamenti di Informatica B

Transcript:

Fondamenti di Informatica B Lezione n.5 n.5 ircuiti ombinatori e equenziali ircuiti Ben Formati Introduzione ai ircuiti equenziali Elementi di Memoria Fondamenti di Informatica B Lezione n.5 In questa lezione verranno considerate le differenze tra circuiti combinatori e circuiti sequenziali e introdotti i primi elementi sui circuiti sequenziali Lez.5 - ircuiti ombinatori e equenziali I circuiti logici possono appartenere a due categorie: ircuiti ombinatori: Le uscite sono solo funzione del valore assunto nello stesso istante dagli ingressi Le variabili di uscita non dipendono solo dagli ingressi ma anche dalla storia precedente del circuito I circuiti sequenziali devono disporre di elementi in grado di mantenere memoria dello stato del sistema tato: riassunto finito della storia passata Fondamenti di Informatica B I circuiti combinatori si dicono well formed (w.f.) o ben formati se si ottengono a partire da porte logiche primitive secondo le seguenti regole: Una singola linea o una singola porta è un circuito w.f. La giustapposizione di due circuiti w.f. genera un circuito w.f. ircuiti equenziali: Lez.5 - ircuiti ombinatori e equenziali 2 ircuiti ombinatori ircuiti ombinatori e equenziali Fondamenti di Informatica B 3 Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 4

ircuiti ombinatori e 1 e 2 sono due circuiti w.f. separati, il circuito che si ottiene collegando linee di uscita di 1 con linee di ingresso di 2 è w.f. ircuiti ombinatori e x i e x j sono linee di ingresso di un circuito w.f. e se si collega x i e x j tra loro in X, si ottiene un circuito w.f. X xi xj 1 2 Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 5 Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 6 ircuiti ombinatori I circuiti combinatori w.f. non contengono anelli e le uscite non sono mai collegate fra loro Eccezioni a questi comportamenti richiedono: la comprensione di meccanismi a livelli di astrazione inferiore o introducono meccanismi di memoria ircuiti ombinatori Esempio di un circuito combinatorio con le uscite collegate fra loro: richiede la comprensione di meccanismi a livelli di astrazione inferiore (tecnologia elettronica) NO!!! Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 7 Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 8

ircuiti ombinatori Esempio di un circuito combinatorio con anelli: uò introdurre meccanismi di memoria NO!!! ircuiti ombinatori Esempio di un circuito combinatorio con anelli: uò introdurre meccanismi di memoria o situazioni instabili 0 1 f 0 NO!!! Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 9 Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 10 ircuiti equenziali Un circuito sequenziale dispone di elementi di memoria per ricordare la storia passata Il più semplice elemento di memoria è il FLI-FLO FLO,, in grado di immagazzinare un bit di informazione per un tempo indefinito Il FLI-FLO FLO costituisce una cella di memoria ircuiti equenziali I FLI-FLO FLO o multivibratori bistabili sono elementi circuitali in grado di: permanere stabili in due stati diversi (MEMOIA) commutare da uno stato all'altro (ITTUA) manifestare lo stato interno (LETTUA) Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 11 Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 12

Multivibratori Altri tipi di multivibratori sono gli: Flop I due stati stabili sono: Astabili: ontinuano indefinitamente a vibrare tra due configurazioni diverse Memorizza 1 Monostabili: ermangono in una configurazione stabile fino a che non vengono eccitati dall esterno. Dopo un transitorio, ritornano alla configurazione iniziale. Memorizza 0 Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 13 Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 14 Flop Esempio di funzionamento: Da ingresso =00 a =01 Funzionamento: Ingresso =00 Flop Memorizza 10 Memorizza 1 Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 15 Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 16

Funzionamento: Ingresso =01 Flop Funzionamento: Ingresso =00 Flop Memorizza 0 Memorizza 0 Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 17 Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 18 Funzionamento: Ingresso =10 Flop Funzionamento: Ingresso =11 Flop Memorizza 1 Memorizza? Il valore memorizzato quando o tornano a 0 dipende dalla specifica implementazione del circuito (ritorneremo a breve) Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 19 Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 20

Flop crittura: ET=1 e EET=0 = 0 e = 1 EET=1 e ET=0 = 0 e = 1 uando entrambi tornano al valore 0, il circuito mantiene la stessa configurazione delle uscite uesti sono i modi per scrivere 0 o 1 nell elemento elemento di memoria Flop crittura: ET=1 e EET=0 = 0 e = 1 EET=1 e ET=0 = 0 e = 1 uando entrambi tornano al valore 0, il circuito mantiene la stessa configurazione delle uscite TATO 1 0 1 0 ET 0 1 0 1 EET 0 0 MEMOIA 1 1 0 0 NON VALIDO Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 21 Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 22 Flop Diverse rappresentazioni: Flop Andamento temporale dei segnali: on porte NO on porte NAND Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 23 Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 24

Fasi del Flop: Flop Flop itardi delle porte logiche: Memoria (zero) crittura (set) Memoria (uno) crittura (reset) Memoria (zero) Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 25 Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 26 Flop tati del Flop non consistenti: Flop I ritardi delle porte possono portare a comportamenti indesiderati: f = ( x + x ) x y f x y f Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 27 Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 28

Flop onfigurazione di ingresso non consentita: Flop onfigurazione di ingresso non consentita: 1 2 1 2 La porta 1 commuta per prima La porta 2 commuta per prima =11 non è consentita e non dovrà mai comparire all ingresso del FLI-FLO, in quanto: Forza uscite non complementari La transizione =11 00 porta a situazioni diverse in funzione del ritardo introdotto dalle singole porte (al termine il valore delle uscite non è definito) Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 29 Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 30 orse critiche orse critiche e I fenomeni di questo tipo prendono il nome di corse critiche: onfigurazioni non volute si presentano agli ingressi di circuiti di memoria Differenze di comportamento tra i circuiti portano a evoluzioni casuali er eliminare le corse critiche e per razionalizzare il progetto viene introdotto il segnale di cadenza o di clock Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 31 Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 32

Il egnale di Filp-Flop Flop adenzato LO A LIVELLO tato attivo 1 Vi avvengono le transizioni Ha la durata minima necessaria a garantire il cambiamento di stato di tutti i circuiti di memoria tato inattivo 0 Viene consentito alla rete combinatoria di modificare le uscite La durata minima consente in ogni caso l'evoluzione completa della rete Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 33 LO: con LO=0 ingressi bloccati, il sistema evolve con LO=1, e sono attivi LO: () e () forzano il FF in uno dei due stati, indipendentemente dal clock Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 34 Filp-Flop Flop adenzato Flop-Flop D-Latch Il D-Latch memorizza il dato in ingresso D D (n+1) X X 0 (n) 1 0 1 1 0 1 1 0 0 0 1 (n) 1 1 1 x I segnali di ingresso e non cambiano quando il segnale di LO vale 1 (per definizione) D (n+1) 1 1 1 0 1 0 1 0 (n) 0 0 (n) Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 35 Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 36

Flop Edge-Triggered Flop Edge-Triggered I FF attivi sul livello richiedono un circuito complesso per la generazione del segnale di clock. I FF più sicuri (FF sincroni) commutano sui fronti di salita o sui fronti di discesa del segnale di LO basso duty-cycle, definito come t (=1) /t (=0) ono soggetti a rischio di transizioni multiple nello stesso intervallo di LO D D FF attivi sul fronte di salita FF attivi sul fronte di discesa Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 37 Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 38 Altri tipi di FF incroni Flop i aggiunge una retroazione e i segnali di ingresso diventano e il segnale di LO è 0, gli ingressi vengono inibiti Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 39 Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 40

Flop Flop i comporta come un FLI-FLO FLO - ma accetta in ingresso anche la combinazione =11 che inverte il valore delle uscite Infatti: se stato=0 e =11, lo stato viene complementato Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 41 Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 42 Flop Altri Flop-Flop adenzati T D (n+1) X X 0 (n) 1 0 1 1 0 1 1 0 0 0 1 (n) 1 1 1 (n) T (n+1) - 1 0 1-0 1 0 0 0 0 (n) 1 1 1 (n) D (n+1) 1 1 0 1 0 0 1 0-0 0 (n) - 1 1 (n) FF-T: ad ogni colpo di clock commuta o no a seconda del valore di T FF-D: ad ogni colpo di clock scrive 1 o 0 a seconda del valore di D Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 43 Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 44

Tabella riassuntiva Flop Master/lave Uscita Input 00 01 10 11 0 0 0 1-1 1 0 1 - Uscita Input D 0 1 0 0 1 1 0 1 D FF1 FF2 Uscita Input 00 01 10 11 0 0 0 1 1 1 1 0 1 0 Uscita Input T 0 1 0 0 1 1 1 0 T Il segnale di clock separa le variazioni dei dispositivi di memoria dall assestamento dei circuiti combinatori. =0: FF1 disabilitato, FF2 abilitato, le uscite commutano e potenzialmente tutti i circuiti che seguono =1: FF1 abilitato, FF2 disabilitato, le uscite sono stabili e FF1 si assesta in funzione del valore degli ingressi Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 45 Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 46 w 0 s f w 1 Lez.5 - ircuiti ombinatori e equenziali Fondamenti di Informatica B 47