Circuiti sequeziali Capitolo 5
Itroduzioe Nei circuiti combiatori L uscita dipede solo dagli igressi La variabile temporale o appare esplicitamete Nei circuiti sequeziali L uscita dipede dalla storia passata Deve esistere ua memoria della storia passata
Flip Flop Circuito bistabile Co gli igressi a soo possibili stati di equilibrio x= e = oppure x= e = L uscita x= e = oppure x= e = o soo stabili U impulso su s (set) poe = e x= U impulso su c (clear) poe = e x= U impulso sia su c che su s NON e previsto porterebbe le uscite x= ed = dalla quale l evoluzioe e icerta S Notare i tempi fisici di commutazioe ed il coseguete limite alla durata dell impulso di commutazioe s c x C x t 7 t t t t t t t 3 4 5 6 8 figura 5..
Flip Flop Set-eset (tipo S) S S + - - (a) (b) figura 5.. S vicolo: S
Circuiti sicroizzati I quasi tutti i circuiti sequeziali le commutazioi avvegoo solo i precisi istati di campioameto Preseza di u segale di sicroizzazioe (Clock) La loro realizzazioe risulta semplificata Il loro fuzioameto risulta piu affidabile Ovvero: U circuito sequeziale sicroizzato da u impulso di clock puo cambiare stato solo i corrispodeza a tale impulso e cambiera' stato o piu di ua volta per ciascu impulso di clock. S Esempio: Vicolo : S ed o devoo commutare quado T = t t t + + Clock S T figura 5..3
Altri tipi di Flip Flop Flip Flop JK E piu comue del S perche prevede ache la possibilita che etrambi gli igressi siao alti (i tal caso di ha la commutazioe di stato) J T K J K + figura 5..4 K. J.
Altri tipi di Flip Flop Flip Flop T (Toggle) Ad ogi impulso di clock cambia di stato o meglio se come di solito possiede due igressi (T e clk) Ad ogi impulso di clock, se T= l uscita commuta di stato.t.t T Puo essere otteuto partedo da u Flip Flop JK co etrambi gli igressi posti i parallelo (igresso T)
Altri tipi di Flip Flop Flip Flop D (Dela) Ad ogi impulso di clock l uscita prede il valore presete sull igresso D D Puo essere realizzato a partire da u FF di tipo JK portado sui piedii J e K due segali che siao uo il egato dell altro
Paragoe circuiti combiatori e sequeziali Dato u problema, questo solitamete puo spesso essere risolto tato i forma sequeziale che combiatoria Esempi Gioco della tria Cotrollo di parita i ua parola ad N bit Addizioe di umeri a N bit La preseza di ua memoria cosete di usare lo stresso operatore piu volte sequezialmete I liea di pricipio U circuito combiatorio sara piu complesso ma veloce U circuito sequeziale sara meo complesso ma piu leto Esistoo soluzioi itermedie (pipelies) velocita' parallelo seriale costo figura 5.4.
Cotatori Usao ua serie di FF per memorizzare ua parola di bits Si possoo memorizzare N differeti parole Ad ogi impulso di clock si passa da ua parola alla seguete Comui soo i cotatori i codice biario Es: cotatore modulo 6 Clock T Y T Y T Y 3 T Y 4 figura 5.5. Nota: si possoo pesare diverse soluzioi. I geere e scosigliabile usare porte logiche sulla liea del clock Clock Y Y Y3 3 4 5 6 7 8 9 3 4 5 Y4 figura 5.5.
egistri a scorrimeto Soo ua catea di FF ove la parola etra serialmete Utili per la coversioe seriale / parallelo X D T Y D T Y D T Y 3 D T Y 4 Clock figura 5.5.3
Modello geerale per circuiti sequeziali x x x ete combiatoria ' z z z m equazioi d uscita r Memoria ' p equazioi di stato o itere figura 5.6. Ua memoria matiee iformazioe dello stato Lo stato e rappresetato dalle r possibili combiazioi delle variabili L uscita dipede dagli igressi e dallo stato Le variabili di eccitazioe soo legate a i base al tipo di memoria ad. esempio potrebbero essere r=p ed t ' t Lo stato futuro dipede dagli igressi e dallo stato attuale
Fuzioameto sicroo La memoria sia sicroizzata su u clock Lo stato e gli igressi (della memoria) possoo variare solo i istati equi-itervallati No vi sia piu di ua commutazioe per ogi impulso di clock il clock sia sufficietemete breve da evitare al loop di chiudersi Le uscite e le variabili di eccitazioe soo a livelli Durate il clock le variabili di eccitazioe siao stabili Gli istati di clock siao t (=,,3.) Ad ogi clock + =f( ) (lo stato si modifica) Le variabili di uscita e di eccitazioe si modificao e si stabilizzao prima dell arrivo del uovo clock
Fuzioameto sicroo Esempio z ' '. x. x. X ' M ' M z figura 5.7. Noto l igresso e lo stato co le equazioi di cui sopra si trova l uscita e lo stato futuro TABELLA igresso stato a t stato a t + Uscita / / / / / / / / figura 5.7.
Flip Flop Master Slave Vicoli ei FF fiora visti: Durata miima dell impulso i igresso Es: se l impulso tora a zero prima di t 3 Distaza tra gli impulsi sufficiete affiche il circuito si stabilizzi (freq. massima di lavoro) I u circuito sicroo Bisoga elimiare la possibilita di avere piu commutazioi all itero dello stesso impulso di clock Si possoo pesare delle soluzioi particolari FF Master-Salve s c x S C x figura 5.. t 7 t t t t t t 3 4 5 6 8 t
Flip Flop Master Slave Esempio X: oda quadra a ½ freq. di clock X d S Z: freq ½ di X Clock Z istate =3 figura 5.8. l abbassameto su d o si propaga (fuori dalla fiestra di clock) Istate =5 Clock 3 4 5 6 metre il clock e attivo X l uscita commuta Z si ripreseta all igresso d si modifica d ulteriore impulso su S l uscita commuta uovamete S 3 4 5 5 6 figura 5.8. La durata del clock e eccessiva
Flip Flop Master Slave S S S z Clock figura 5.8.3 uado il clock e alto si pre-carica il primo FF co S e uado il clock e basso questi valori arrivao al secodo FF I FF piu usati soo pero quelli sicroizzati sul frote (salita o discesa) del clok piuttosto che sullo stato Puo pero essere presete il feomeo di commutazioi idesiderate quado ci si trovi el caso di clock disallieati (clock-skew) particolarmete preseti i sistemi ad alta frequeza
Fuzioameto Asicroo No vi sia u clock la trasizioe avveiva i particolari istati si impoevao vicoli sulla freq. max di lavoro Le memorie soo i pratica dei ritardi Vicoli: No commuti piu di u igresso per volta (o esiste la simultaeità ) Le commutazioi avvegao solo quado i ritardi soo iattivi
Fuzioameto Asicroo Esempio siao iizialmete: x ' ' max, z ' ' ' x. x. x. x. x figura 5.9. ' ' z * * * * TABELLA Igresso stato a t stato a t + Uscita / / / *: stati stabili figura 5.9. /