5 ELEMENTI DI MEMORIA

Transcript

1 5.1 5 ELEMENTI DI MEMORIA 5.1 Fuzioi sequeziali Cosideriamo il circuito di fig Figura Costruiamoe la tavola della verità, tabella 5.1.1, el modo usuale usato per le fuzioi combiatorie. Tabella A B Q 2 Q X X Trattadosi di due circuiti NAND, è sufficiete che u igresso sia 0 perché l'uscita sia 1, tuttavia el caso che A e B siao etrambi 1 o possiamo dire quale sia lo stato di Q 1 e Q 2 : sappiamo solo che uo deve essere il completameto dell'altro. I questo caso per defiire lo stato delle uscite è ecessario stabilire quale degli igressi ha lasciato per ultimo lo stato 0, livello attivo per le liee d'igresso. Possiamo duque dire che quado gli

2 5.2 igressi soo etrambi ad 1, il circuito coserva memoria di ciò che è avveuto precedetemete. Per la descrizioe dei circuiti co memoria, piuttosto che itrodurre la variabile tempo i modo esplicito, coviee cosiderare l'asse dei tempi diviso i itervalli discreti scaditi da u orologio che forisca, all'occorreza, u segale di sicroizzazioe t (fig ). Figura Tutti i circuiti di memoria che cosidereremo avrao questa sicroizzazioe che trasferirà i uscita l effetto dei segali d'igresso: lo stato delle variabili d'igresso all'istate di tempo -1 defiirà quidi quello dalla fuzioe d'uscita ell'itervallo. Queste fuzioi booleae, dette sequeziali, vegoo scritte come: Q = ƒ(a,b,...n )! 1 (5.1.1) Notiamo che gli itervalli di tempo o devoo ecessariamete avere la stessa durata. U tipico caso di circuito co memoria è quello di u circuito che coti eveti esteri: i questo caso l'orologio sarà il segale dell'eveto stesso. I base a questa covezioe coviee descrivere il circuito di fig co ua uova tabella Tabella A B +1 Q 1 0 0?? Q 1 Q 1 Q 2 +1 Si oti che il primo stato della tabella è "proibito" el seso che se all'istate l'orologio trasferisse questo stato i uscita o sarebbe defiito lo stato di Q 1 e Q 2, ell'itervallo di tempo (+1).

3 Equazioi caratteristiche Modifichiamo il circuito di fig secodo lo schema di fig a il cui simbolo logico è dato da fig b. Figura Si vede che il circuito è isesibile al variare di S o di R se t o è presete, metre solo all'istate t S e R modificao Q. La tavola della verità di questo circuito, detto flip-flop set-reset (S-R), è la tabella Tabella S R Q 1 +1 Q 2 +1 Q Q ?? La fuzioe Q +1 che se e deriva è data da: Q +1 = (QS R + SR ) (5.2.1) che isieme alla codizioe: SR = 0 (5.2.2) descrive il fuzioameto del flip-flop. La (5.2.2) si può sommare a (5.2.1) i modo da otteere: Q +1 = (S + QR ) (5.2.3)

4 5.4 che, associata alla codizioe (5.2.2), è detta equazioe caratteristica del flip-flop S-R. Il S-R è il primo elemeto di memoria che siamo i grado di costruire partedo da semplici circuiti NAND. Tuttavia l'idetermiazioe di Q i caso di preseza simultaea, al tempo di t, di S e R rede questo flip-flop praticamete iutilizzabile. Al fie di elimiare questa idetermiazioe, ivetiamo, defiedo la tavola della verità 5.2.2, u altro flip-flop che chiameremo J-K. Notiamo che per ora o ci preoccupiamo di come possa essere realizzato circuitalmete il J-K. Tabella J K Q Q Q sarà: L'equazioe caratteristica del J-K si ricava dalla tabella e Q +1 = (Q J K + J K + QJK ) (5.2.4) = (QK + Q J) (5.2.5) Figura Aalogamete a quato fatto per il J-K possiamo ivetare u altro tipo di flip-flop, detto D (delay), defiedolo attraverso la tavola della verità Tabella D Q

5 5.5 Ache i questo caso o ci preoccupiamo per ora di come sia circuitalmete realizzabile il flip-flop D. Dalla tabella ricaviamo l'equazioe caratteristica: Q +1 = D (5.2.6) I simboli logici del J-K e D soo i fig I flip-flop J-K e D soo di fatto gli elemeti di memoria più largamete utilizzati usati sebbee sia possibile, i liea di pricipio, defiire altri tipi di flip-flop, ache a più di due igressi.

6 Equazioi applicative Le equazioi caratteristiche viste el paragrafo precedete descrivoo il comportameto dei sigoli elemeti di memoria. U geerico circuito digitale di tipo sequeziale sarà realizzato co questi elemeti di memoria che tuttavia dovrao essere codizioati a comportarsi i modo tale da realizzare le fuzioi sequeziali volute. I forma geerale u circuito di tipo sequeziale sarà realizzato come i fig , ove u opportuo umero di flipflop sarà cotrollato egli igressi da fuzioi logiche di tipo combiatorio. Figura U classico esempio di circuito sequeziale è costituito da u circuito che coti impulsi. Per realizzarlo sarà ecessario u certo umero di flip-flop che abbiamo come segale di orologio t, il segale da cotare. Se soo gli elemeti di memoria, 2 sarao gli stati associabili alle loro possibili combiazioi 0, 1. Il cotatore dovrà passare ad ogi impulso t di orologio dello stato di coteuto p (peso della combiazioe di zeri e uo) a quello di coteuto (p + 1). I geerale per realizzare u sistema logico di tipo sequeziale sarà quidi ecessario scrivere, mediate le tavole della verità, le equazioi applicative che descrivoo il comportameto del sistema e, ua volta scelti gli elemeti di memoria (S-R, J-K etc.), si cercherao le fuzioi che poste i igresso a questi realizzio la sequeza voluta. Essezialmete si tratta di risolvere, per gli igressi delle memorie, il sistema booleao costituito dalle equazioi applicative e dalle equazioi caratteristiche. È facile verificare che qualsiasi equazioe applicativa può essere messa ella forma: Q +1 = (Qg 1 + Q g 2 ) (5.3.1)

7 5.7 Le soluzioi del sistema fra la (5.3.1) e l'equazioe caratteristica geerica: Q +1 = ƒ(i 1, I 2,...,I k,q ) (5.3.2) dell'elemeto utilizzato el progetto sarao del tipo: I m = p m (g 1, g 2,Q) (5.3.3) Le soluzioi per gli igressi per tali sistemi vao cercate co metodi tabellari. Troveremo, el prossimo paragrafo, le soluzioi geerali per i vari tipi di elemeti di memoria fi qui cosiderati.

8 Fuzioi di igresso per gli elemeti di memoria Risolviamo azitutto il sistema: Q +1 = (S + QR ) ;SR = 0 (5.4.1) Q +1 = (Qg 1 + Q g 2 ). (5.4.2) Per trovare la soluzioe geerale per gli igressi di u flip-flop S-R, scriviamo la tabella che defiisce Q +1 i fuzioe di g 1, g 2,Q e la tabella che ci dice quali devoo essere S e R per essere compatibili co gli stati di Q e Q +1 della tabella e co la (5.4.1). Tabella g 1 g 2 Q Q Tabella Q Q +1 S R a a b b 1 0 I defiitiva perché siao soddisfatte cotemporaeamete la (5.4.1) e (5.4.2) dovrà valere all'istate la tabella dalla quale si ricavao le soluzioi geerali per gli igressi S e R. Notiamo che i parametri e possoo essere idifferetemete 0 oppure 1 e pertato potremo porli al valore che reda più semplici le fuzioi S ed R. Si vede comuque che le Tabella 5.4.3

9 5.9 soluzioi più semplici: g 1 g 2 Q S R a a b b 1 0 S = g 2 Q (5.4.3) R = g 1 Q (5.4.4) si trovao poedo tutti gli a e i b uguali a 0. Applicado lo stesso procedimeto al sistema: Q +1 = (QK + Q J) (5.4.5) Q +1 = (Qg 1 + Q g 2 ) (5.4.6) scriviamo direttamete, co u procedimeto aalogo al precedete, la tabella che ci permette di trovare le equazioi degli igressi per il J-K. g 1 g 2 Tabella Q Q +1 J K a a a a b b b b 3 0 Ricaviamo quidi: J = g 2 (5.4.7) K = g 1 (5.4.8) poedo a 0 = a 2 = 1, a 1 = a 3 = 0, b 0 = b 1 = 0 e b 2 = b 3 = 1.

10 5.10 Per il flip-flop D si ricava co lo stesso procedimeto, l'equazioe dell'igresso: D = g 1 Q + g 2 Q (5.4.9) Ci poiamo ora il problema della realizzazioe circuitale del flip-flop di tipo J-K. L'equazioe caratteristica del J-K si può cosiderare l'equazioe applicativa per u flip-flop di tipo S-R, che sappiamo costruire, il che equivale a risolvere il problema della realizzazioe circuitale del J-K come u problema di logica sequeziale da risolvere co S-R. Nel ostro problema l applicativa è caratterizzata (equazioe del J-K) da: g 1 = K (5.4.10) g 2 = J (5.4.11) quidi le equazioi degli igressi soo: S = g 2 Q = JQ (5.4.12) R = g 1 Q = KQ (5.4.13) e il J-K si realizza come i fig Figura Aalogamete si realizza il D co J-K o S-R. Notiamo solo che gli schemi di fig e soo delle otevoli semplificazioi degli elemeti di memoria reali dispoibili elle varie famiglie di circuiti logici. Nel capitolo successivo, dedicato ai cotatori, sarà

11 5.11 ulteriormete chiarito il metodo di progettazioe di circuiti logici sequeziali.

12 Flip-flop Master-Slave U flip-flop molto comue è quello della figura 5.5.1, detto flip-flop Master-Slave. Per aalizzare il fuzioameto, suppoiamo che, iizialmete, il segale t sia a livello logico 1. I queste codizioi il flip-flop costituito dalle porte d1, d2, d3, d4 è ello stato di memoria perché l'uscita di iv2, a livello logico 0, forza le liee a e b a livello 1. Il flip-flop formato da d5, d6, d7, d8 sarebbe i codizioi di cambiare stato, ma ciò o avviee perché le liee c e d del primo flip-flop soo bloccate dall'uscita di iv2. Figura Figura Quado t va a livello 0, il primo flip-flop è i grado di seguire lo stato della liea D, ma il secodo flip-flop è adesso bloccato

13 5.13 perché le liee e ed f soo etrambe a 1. Nel mometo che t tora al livello 1, il primo flip-flop si blocca uovamete e il secodo copia l'ultimo stato che aveva assuto il primo. Si può dire che il dato, D, viee acquisito quado t è basso e viee trasferito i Q alla trasizioe di t da 0 a 1. Il flip-flop della figura, è ache forito di u azzerameto asicroo che forza D a 0, quado la liea CLR è posta a 0. Il flip-flop Master-Slave è descritto fuzioalmete ella figura 5.5.2a, dove si soo usati due flip-flop D che commutao sul frote positivo dell'orologio. Nella figura 5.5.2b è descritto il comportameto del flip-flop, all'uscita Q, i fuzioe di u segale si sicroismo periodico, t, e di u segale d'igresso I.

14 Esercizi a)-realizzare u flip-flop J-K avedo a disposizioe u flipflop D. b)-realizzare co u flip-flop D u elemeto di memoria co equazioe caratteristica: Q +1 = Q c)-scrivere la tavola della verità del flip-flop la cui equazioe caratteristica è: Q +1 = [Q! (M! N)] Trovare la soluzioe geerale per gli igressi M e N. Realizzare il flip-flop descritto sia co u elemeto J-K che D. d)-studiare i modo aalogo a primas il flip-flop la cui equazioe caratteristica è: Q +1 = [Q! (M! N )]