Page 1. SisElnF3 01/12/2005 MZ 1 SISTEMI ELETTRONICI. Obiettivi del gruppo di lezioni E. Ingegneria dell Informazione. Modulo

Dimensione: px
Iniziare la visualizzazioe della pagina:

Download "Page 1. SisElnF3 01/12/2005 MZ 1 SISTEMI ELETTRONICI. Obiettivi del gruppo di lezioni E. Ingegneria dell Informazione. Modulo"

Transcript

1 Igegeria dell Iformazioe Obiettivi del gruppo di lezioi E Modulo SISTEMI EETTONII E IUITI OMINTOI E SEUENZII E3 ircuti sequeziali complessi» Porte logiche combiatorie elemetari» Modello iterruttore-resisteza» ircuiti sequeziali base» Flip-Flop, egistri, cotatori» Macchie a stati fiiti ircuiti combiatori» osa soo e come si realizzao semplici circuiti combiatori» alisi del comportameto dei circuiti combiatori co il modello resisteza-iterruttore» erivazioe di semplici fuzioi logiche ircuiti sequeziali» ome si realizza u circuito digitale co memoria» Esempi di flip-flop e registri» omportameto diamico dei flip-flop» Esempi di circuiti sequeziali: registri, cotatori, shift» alisi di macchie a stati fiiti (FSM) Tred tecologico e famiglie logiche» Evoluzioe della tecologia e famiglie logiche 01/12/ SisElE3 - MZ 01/12/ SisElE3 - MZ Obiettivi di questa lezioe (E3) IVISOE I FEUENZ PE 2.. 4» ivisori di frequeza e cotatori asicroi» otatori sicroi» Shift register e covertitori SIPO e PISO» ocetto elemetare di macchia a stati fiiti (FSM)» alisi e semplici progetti di FSM temporizzate USIT I OGNI STIO IVIE FEUENZ I O PE UE; ON m STI SI PUÒ IVIEE PE 2 m 01/12/ SisElE3 - MZ 01/12/ SisElE3 - MZ ONTTOE SINONO -FF come divisore =... I IUITO FUNZION OME ONTTOE SINONO (IPPE OUNTE) E USITE OMMUTNO SFSTE NE TEMPO SE I ONTTOE m STI, USIT PIÙ SIGNIFITIV (m) OMMUT ISPETTO FONTE E O ON UN ITO Tpd = m Tpd-ff OVE Tpd-ff È I ITO E FIP FOP 2 2 Il -FF co, = 1 cambia stato a ogi colpo di clock, quidi permette di realizzare u cotatore asicroo a tre stadi co flip flop di tipo egative-edge-triggered /12/ SisElE3 - MZ 01/12/ SisElE3 - MZ Page 1 MZ 1

2 1 -FF come divisore Su 1, 2, 3 si geera ua sequeza di umeri biari ONTTOE SINONO NE UESTO È UN ONTTOE, PEÒ È SINONO: E USITE E ONTTOE OMMUTNO TUTTE SINONE ON I FONTE I ISES E O TEZO FF IN POI TUTTI GI STI SONO UGUI MSSIM FEUENZ I FUNZIONMENTO È EGT ITO E TEN I N E E ITO E FF 4 01/12/ SisElE3 - MZ 01/12/ SisElE3 - MZ ESEIZIO: ONTTOE SINONO ESEIZIO: ONTTOE SINONO IVE E FOME ON EE USITE E ONTTOE SINONO SE SI VOESSE EIZZE UN ONTTOE 6 IT ON Tad = 10 s ; T > = 8 s UE SEE FEUENZ MSSIM I UTIIZZO? /12/ SisElE3 - MZ 01/12/ SisElE3 - MZ ONTTOE SINONO: Fmax EGISTI osideriamo il passaggio dal 7 all 8 per la costruzioe dell impulso 4 si usa l N di 3 e di 3 il 4 deve essere costruito prima che sceda il frote 8 l uscita 4 è ritardata rispetto al frote 7 di t _ + t N + t N quidi T > t _ + 2t N I geerale T > t _ + (m-2)t N dove m = di bit del cotatore UN EGISTO È UN INSIEME I FIP FOP () ON I O IN OMUNE (E EVENTUMENTE NE I ESET) T TE OUTPUTS ESISTONO EGISTI I TIPO T, POSITIVE-EGE- TIGGEE E NEGTIVE-EGE-TIGGEE 01/12/ SisElE3 - MZ 01/12/ SisElE3 - MZ Page 2 MZ 2

3 SEI IN SIFT EGISTE 1 UNO SIFT- EGISTE È UN INSIEME I FIP FOP () OEGTI IN ST ( +1) ON I O IN OMUNE (E EVENTUMENTE NE I ESET) SEI OUT SIFT EGISTE 2 ESISTONO NE SIFT- EGISTE IN UI SI PUÒ IE I TO IN PEO (ON UN SEGNE I ONTOO PE O - P - ) IN T MOO SI PUÒ ONVETIE UN TO PEO SEIE (PE IN SEI OUT PISO) PE T PE OUTPUT T SEI IN SIN SOUT SEI OUT ON O SIFT-EGISTE È POSSIIE ONVETIE UN TO SEIE IN UNO PEO (SEI IN PE OUT SIPO) P 01/12/ SisElE3 - MZ 01/12/ SisElE3 - MZ ESEIZIO: SIFT EGISTE MINE STTI FINITI (FSM) 1 EIZZE UNO SIFT PE IN - SEI OUT (PISO) 4 IT UN ONTTOE È I SO PIÙ SEMPIE I FSM (FINITE STTE MINE) ESEMPIO IN UN ONTTOE UE IT SEUENZ EE USITE È:... SI PUÒ SSOIE OGNI OMINZIONE EE USITE UNO STTO E PPESENTE ON EGI I I PSSGGI STTO STTO STTO /12/ SisElE3 - MZ 01/12/ SisElE3 - MZ MINE STTI FINITI (FSM) 2 IGMM STTI E ONTTOE SI POTEE EIZZE UN UNITÀ I ONTOO SEMPIE; ESEMPIO I TIME I UN VTIE STTO 1 0 I U V ENTIFUG SIUG MINE STTI FINITI (FSM) ETE I STTO FUTUO EVOUZIONE E FSM VVIENE NE ESEMPIO ON UN ONTTOE; NEI SI PIÙ OMPESSI I ONTTOE È SOSTITUITO ON EI FF E UN ETE OMINTOI E ETEMIN EVOUZIONE E FSM (ETE I STTO FUTUO) OGNI STTO SI SSOI UN OMINZIONE EE USITE EI FF ( ; ; ; ) OUNTE 0 1 ETE I STTO FUTUO ESEMPIO SE SONO NEO STTO (STTO PESENTE) I POSSIMO STTO SÀ O STTO (STTO FUTUO) ESET STTO PESENTE ESET STTO FUTUO 01/12/ SisElE3 - MZ 01/12/ SisElE3 - MZ Page 3 MZ 3

4 MINE STTI FINITI (FSM) ETE I USIT ON UN ETE OMINTOI SI POSSONO TTIVE EI SEGNI (USITE) E OMNNO EGI TTUTOI (PE SE U, F GIE I ESTEO, ET...) OUNTE 0 1 ESET I V ENTIFUG SIUG 01/12/ SisElE3 - MZ MINE STTI FINITI (FSM) GI STTI SONO MEMOIZZTI IN FF (VIII I STTO) EVOUZIONE T I VI STTI (STTO FUTUO) È EIZZT ON UN ETE OMINTOI E OTE SENTIE E VIII I STTO SENTE NE GI INGESSI FSM UN T ETE OMINTOI GENE E USITE ETE I USIT ETE I STTO FUTUO ESET 01/12/ SisElE3 - MZ OUTPUT ESEIZIO: MINE STTI FINITI ESEIZIO: MINE STTI FINITI POGETTE UN FSM E SI OMPOTI OME UN FIP FOP IN UESTO SO GI INGESSI SONO UE ( PTE I ESET) :, FSM UE SOI STTI: (ON USIT =) E (ON USIT = ) ETE I USIT È IN UESTO SO UN SEMPIE FIO E OEG USIT E FF USIT ETE I OUTPUT = USIT ETE I STTO FUTUO IVIMO I IGMM EGI STTI: l STTO OENTE () STTO FUTUO () EUZIONE EO STTO FUTUO È: = +1 = + ESET 01/12/ SisElE3 - MZ 01/12/ SisElE3 - MZ ESEIZIO: MINE STTI FINITI Verifica lezioe E3 I IUITO FINE È: ETE I USIT OUTPUT = uati FF occorroo per realizzare u cotatore asicroo modulo 17? Tracciare lo schema di i divisore asicroo modulo 32 co -FF Ua FSM ha 9 stati. uati FF occorroo per realizzarla? ETE I STTO FUTUO Si deve realizzare u divisore sicroo modulo 12. uale è la massima frequeza operativa se i FF hao ritardo di 8 s e le porte N ritardo di 11 s? ESET E possibile realizzare uo shift register co dei FF tipo -latch (o master-slave)? 01/12/ SisElE3 - MZ 01/12/ SisElE3 - MZ Page 4 MZ 4

5 Prossime lezioi Esercizi di riepilogo sulla parte digitale parametri elettrici e iterfacciameto di porte logiche» resisteze di pull-up struttura di porte /SW e SW/SW ritardi circuiti co FF di vario tipo semplici cotatori e registri Esercitazioe di laboratorio verifica del fuzioameto di circuiti sequeziali 01/12/ SisElE3 - MZ Page 5 MZ 5

SisElnF3 1/10/2003. E CIRCUITI COMBINATORI E SEQUENZIALI E3 Circuti sequenziali complessi

SisElnF3 1/10/2003. E CIRCUITI COMBINATORI E SEQUENZIALI E3 Circuti sequenziali complessi Ingegneria dell Informazione Modulo SISTEMI EETTONICI E CICUITI COMBINATOI E SEUENZIAI E3 Circuti sequenziali complessi» Porte logiche combinatorie elementari» Modello interruttore-resistenza» Circuiti

Dettagli

Page 1. SisElnF3 1/10/2003 MZ 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E

Page 1. SisElnF3 1/10/2003 MZ 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E Ingegneria dell Informazione Modulo SISTEMI EETTONICI E CICUITI COMBINATOI E SEUENZIAI E3 Circuti sequenziali complessi» Porte logiche combinatorie elementari» Modello interruttore-resistenza» Circuiti

Dettagli

Q1 D. CK Qn CK Q1. E3x - Presentazione della lezione E3

Q1 D. CK Qn CK Q1. E3x - Presentazione della lezione E3 E3x - Presentazione della lezione E3 1/1- Obiettivi» ivisori di frequenza e contatori asincroni» Contatori sincroni» Shift register e convertitori SIPO e PISO» Concetto elementare di macchina a stati finiti

Dettagli

Page 1. ElapB3 21/09/ DDC 1 ELETTRONICA APPLICATA E MISURE. Lezione B3: circuiti sequenziali. Ingegneria dell Informazione

Page 1. ElapB3 21/09/ DDC 1 ELETTRONICA APPLICATA E MISURE. Lezione B3: circuiti sequenziali. Ingegneria dell Informazione Ingegneria dell Informazione ezione B3: circuiti sequenziali EETTRONICA APPICATA E MISURE ante E CORSO B3 CIRCUITI SEUENZIAI» Circuiti sincroni» Contatori» Altri circuiti sequenziali» Cadenza massima clock

Dettagli

Circuiti sequenziali. Capitolo 5

Circuiti sequenziali. Capitolo 5 Circuiti sequeziali Capitolo 5 Itroduzioe Nei circuiti combiatori L uscita dipede solo dagli igressi La variabile temporale o appare esplicitamete Nei circuiti sequeziali L uscita dipede dalla storia passata

Dettagli

Moduli logici. Interfacciamento di dispositivi logici. Parametri statici e dinamici. Circuiti logici combinatori Circuiti logici sequenziali

Moduli logici. Interfacciamento di dispositivi logici. Parametri statici e dinamici. Circuiti logici combinatori Circuiti logici sequenziali Moduli logici Moduli logici Interfacciamento di dispositivi logici Parametri statici e dinamici Circuiti logici combinatori Circuiti logici sequenziali Esempi e misure su circuiti digitali Esempi ed esercizi

Dettagli

I circuiti sequenziali

I circuiti sequenziali Elementi di logica digitale I circuiti sequenziali I circuiti combinatori non hanno memoria. Gli output dipendono unicamente dagli input. ono necessari circuiti con memoria, che si comportano in modo diverso

Dettagli

» Derivazione della porta-base sequenziale (memoria di 1 bit, FlipFlop SR ) a partire dai blocchi base combinatori

» Derivazione della porta-base sequenziale (memoria di 1 bit, FlipFlop SR ) a partire dai blocchi base combinatori E2x - Presentazione della lezione E2 1/1- Obiettivi» erivazione della porta-base sequenziale (memoria di 1 bit, FlipFlop ) a partire dai blocchi base combinatori» Analisi dei ritardi del FlipFlop e temporizzazione»

Dettagli

Capitolo 7. Reti sincrone. 7.1 Retroazioni con flip-flop. Comportamento

Capitolo 7. Reti sincrone. 7.1 Retroazioni con flip-flop. Comportamento Capitolo 7 Reti sicroe 7 Retroazioi co flipflop 72 Aalisi e Sitesi 73 Registri e Cotatori 7 Retroazioi co flipflop Comportameto Il modello della rete sicroa istati di sicroismo e itervalli elemetari di

Dettagli

Capitolo 7. Reti sincrone. 7.1 Elaborazione sincrona. Struttura. Il campionamento con un fronte. Comportamento

Capitolo 7. Reti sincrone. 7.1 Elaborazione sincrona. Struttura. Il campionamento con un fronte. Comportamento Capitolo 7 Reti sicroe 7 Elaborazioe sicroa 72 Aalisi e Sitesi 73 Registri e Cotatori 7 Elaborazioe sicroa Struttura igresso i(t) uscita u(t) = F(i(t),s(t)) 2 Rete logica combiatoria ideale z z 2 z m Esigeze

Dettagli

Università degli Studi di Cassino

Università degli Studi di Cassino di assino orso di alcolatori Elettronici I Elementi di memoria e registri Anno Accademico 27/28 Francesco Tortorella Elementi di memoria Nella realizzazione di un sistema digitale è necessario utilizzare

Dettagli

Flip-flop e loro applicazioni

Flip-flop e loro applicazioni Flip-flop e loro applicazioni Reti sequenziali elementari (6) L'elemento bistabile Latch o flip-flop trasparenti Temporizzazione dei flip-flop trasparenti Architettura master-slave Flip-flop non trasparenti

Dettagli

Elettronica Sistemi Digitali 09. Flip-Flop

Elettronica Sistemi Digitali 09. Flip-Flop Elettronica Sistemi igitali 09. Flip-Flop Roberto Roncella Flip-flop e loro applicazioni Reti sequenziali elementari (6) L'elemento bistabile Latch o flip-flop trasparenti Temporizzazione dei flip-flop

Dettagli

Capitolo 7. Reti sincrone. 7.1 Elaborazione sincrona. Struttura. 7.1 Elaborazione sincrona Analisi e Sintesi 7.3 Registri e Contatori

Capitolo 7. Reti sincrone. 7.1 Elaborazione sincrona. Struttura. 7.1 Elaborazione sincrona Analisi e Sintesi 7.3 Registri e Contatori Capitolo 7 Reti sicroe 7 Elaborazioe sicroa 72 Aalisi e Sitesi 73 Registri e Cotatori 7 Elaborazioe sicroa Struttura igresso i(t) uscita u(t) = F(i(t),s(t)) 2 Rete logica combiatoria ideale z z 2 z m Esigeze

Dettagli

Esercitazione del 03/04/ Soluzioni

Esercitazione del 03/04/ Soluzioni Esercitazione del 03/04/2008 - oluzioni 1. Bistabile asincrono (detto anche R) ~ * 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 X 1 1 1 X onfigurazioni vietate:il circuito per queste configurazioni

Dettagli

Circuiti Sequenziali

Circuiti Sequenziali Circuiti Sequenziali 1 Ingresso Circuito combinatorio Uscita Memoria L uscita al tempo t di un circuito sequenziale dipende dagli ingressi al tempo (t) e dall uscita al tempo (t- t ) Circuiti sequenziali

Dettagli

Università degli Studi di Cassino e del Lazio Meridionale Corso di Calcolatori Elettronici Elementi di memoria e Registri

Università degli Studi di Cassino e del Lazio Meridionale Corso di Calcolatori Elettronici Elementi di memoria e Registri di assino e del Lazio Meridionale orso di alcolatori Elettronici Elementi di memoria e Registri Anno Accademico Francesco Tortorella Elementi di memoria Nella realizzazione di un sistema digitale è necessario

Dettagli

Cenni alle reti logiche. Luigi Palopoli

Cenni alle reti logiche. Luigi Palopoli Cenni alle reti logiche Luigi Palopoli Reti con reazione e memoria Le funzioni logiche e le relative reti di implementazione visto fino ad ora sono note come reti combinatorie Le reti combinatorie non

Dettagli

Livello logico digitale

Livello logico digitale Livello logico digitale circuiti combinatori di base e circuiti sequenziali Half Adder - Semisommatore Ingresso 2 bit, uscita 2 bit A+ B= ------ C S C=AB S=AB + AB=A B A B In Out HA A B C S S HA A C S

Dettagli

Esercitazione del 26/03/ Soluzioni

Esercitazione del 26/03/ Soluzioni Esercitazione del 26/03/2009 - oluzioni 1. Bistabile asincrono C (detto anche R) C C ~ Tabella delle transizioni o stato prossimo: C * 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 X 1 1 1 X Configurazioni

Dettagli

Prima prova intercorso. Lezione 10 Logica Digitale (4) Dove siamo nel corso. Un quadro della situazione

Prima prova intercorso. Lezione 10 Logica Digitale (4) Dove siamo nel corso. Un quadro della situazione Prima prova intercorso Lezione Logica Digitale (4) Vittorio carano Architettura Corso di Laurea in Informatica Università degli tudi di alerno Architettura (2324). Vi.ttorio carano Mercoledì 9 Novembre,

Dettagli

CIRCUITI LOGICI SEQUENZIALI e COMBINATORI : COUNTER DECODER/DRIVER DISPLAY a 7 seg. LED

CIRCUITI LOGICI SEQUENZIALI e COMBINATORI : COUNTER DECODER/DRIVER DISPLAY a 7 seg. LED IUITI LOGII EUENZILI e OMINTOI : OUNTE + EOE/IVE + IPLY a seg. LE +. m +. m LE-YELLOW LE-GEEN LE-E LE-LUE U () () W W U() U() V=. V=. U() V=U() V=. +V U I LE/T W W chema circuitale . IPLY EGMENTI LE (fig.

Dettagli

Circuiti sequenziali e latch

Circuiti sequenziali e latch Circuiti sequenziali e latch Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimento Patterson: sezioni C.7 & C.8. 1/32 Sommario

Dettagli

SisElnE2bis 1/10/2003. E - LUCIDI COMPLEMENTARI SEDE DI IVREA - AA E2 - Elementi di memoria e Flip-Flop

SisElnE2bis 1/10/2003. E - LUCIDI COMPLEMENTARI SEDE DI IVREA - AA E2 - Elementi di memoria e Flip-Flop iselne2bis //23 Ingegneria dell Informazione Modulo ITEMI EETTONICI E - UCIDI COMPEMENTAI EDE DI IVEA - AA 22-3 E2 - Elementi di memoria e Flip-Flop - Flip-Flop base - Esempi di flip-flop e registri -

Dettagli

Page 1. SisElnE2bis 1/7/ DDC/MZ 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E

Page 1. SisElnE2bis 1/7/ DDC/MZ 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E iselne2bis /7/24 Ingegneria dell Informazione Modulo ITEMI EETTONICI E - UCIDI COMPEMENTAI EDE DI IVEA - AA 22-3 E2 - Elementi di memoria e Flip-Flop - Flip-Flop base - Esempi di flip-flop e registri -

Dettagli

Reti logiche (2) Circuiti sequenziali

Reti logiche (2) Circuiti sequenziali Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore

Dettagli

Reti logiche (2) Circuiti sequenziali

Reti logiche (2) Circuiti sequenziali Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore

Dettagli

SisElnF2 12/21/01. F CIRCUITI COMBINATORI E SEQUENZIALI F2 Circuti sequenziali

SisElnF2 12/21/01. F CIRCUITI COMBINATORI E SEQUENZIALI F2 Circuti sequenziali iselnf2 2/2/ Ingegneria dell Informazione Modulo ITEMI ELETTONICI F CICUITI COMBINATOI E EUENZIALI F2 Circuti sequenziali» Porte logiche combinatorie elementari» Modello interruttore-resistenza» Circuiti

Dettagli

Page 1. SisElnF2 1/7/2003 MZ 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E

Page 1. SisElnF2 1/7/2003 MZ 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E iselnf2 1/7/2003 Ingegneria dell Informazione Modulo ITEMI EETTONICI E CICUITI COMBINATOI E EUENZIAI E2 Circuti sequenziali» Porte logiche combinatorie elementari» Modello interruttore-resistenza» Circuiti

Dettagli

Reti Logiche T. Esercizi reti sequenziali sincrone

Reti Logiche T. Esercizi reti sequenziali sincrone Reti Logiche T Esercizi reti sequeziali sicroe ESERCIZIO N. 1 MISURATORE D P R APPARATO Il sistema sicroo riportato i figura ha lo scopo di misurare il ritardo co cui u APPARATO rispode agli stimoli e

Dettagli

SISTEMI ELETTRONICI. SisElnE2 20/03/ DDC/MZ 1. Ingegneria dell Informazione. Obiettivi del gruppo di lezioni E. Modulo

SISTEMI ELETTRONICI. SisElnE2 20/03/ DDC/MZ 1. Ingegneria dell Informazione. Obiettivi del gruppo di lezioni E. Modulo iselne2 2/3/27 Ingegneria dell Informazione Obiettivi del gruppo di lezioni E Modulo ITEMI EETTONICI E - CICUITI OGICI E2 - Elementi di memoria e Flip-Flop - Flip-Flop base - Esempi di flip-flop e registri

Dettagli

Capitolo 6. Reti asincrone. Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie

Capitolo 6. Reti asincrone. Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie apitolo 6 Reti asincrone Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie Reti sequenziali asincrone (comportamento) Elaborazione asincrona - Ogni nuovo ingresso determina: una

Dettagli

PSPICE Circuiti sequenziali principali

PSPICE Circuiti sequenziali principali PSPICE Circuiti sequenziali principali Davide Piccolo Riccardo de Asmundis Elaboratori 1 Circuiti Sequenziali Tutti i circuiti visti fino ad ora erano circuiti combinatori, ossia circuiti in cui lo stato

Dettagli

Circuiti sequenziali. Gli elementi di memoria: i bistabili I registri. Circuiti sequenziali e bistabili. Bistabili: : classificazione

Circuiti sequenziali. Gli elementi di memoria: i bistabili I registri. Circuiti sequenziali e bistabili. Bistabili: : classificazione ircuiti sequenziali Gli elementi di memoria: i bistabili I registri Nei circuiti sequenziali il valore delle uscite in un determinato istante dipende sia dal valore degli ingressi in quello stesso istante

Dettagli

I flip-flop ed il register file. Sommario

I flip-flop ed il register file. Sommario I flip-flop ed il register file Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento sul Patterson: Sezioni C.9 e C.11 1/35

Dettagli

SisElnF1 17/12/2002. E CIRCUITI COMBINATORI E SEQUENZIALI E1 Circuiti combinatori

SisElnF1 17/12/2002. E CIRCUITI COMBINATORI E SEQUENZIALI E1 Circuiti combinatori Ingegneria dell Informazione Modulo SISTEMI ELETTRONICI E CIRCUITI COMBINATORI E SEQUENZIALI E1 Circuiti combinatori» Porte logiche combinatorie elementari» Modello interruttore-resistenza» Circuiti sequenziali

Dettagli

Componenti sequenziali in VHDL

Componenti sequenziali in VHDL Compoeti seueziali i VHDL Architetture e reti logiche Esercitazioi VHDL a.a. 2005/06 Compoeti seueziali i VHDL Stefao Ferrari Uiversità egli Stui i Milao Dipartimeto i Tecologie ell Iformazioe Stefao Ferrari

Dettagli

Circuiti sincroni circuiti sequenziali:bistabili e latch

Circuiti sincroni circuiti sequenziali:bistabili e latch Architettura degli Elaboratori e delle Reti Lezione 8 Circuiti sincroni circuiti sequenziali:bistabili e latch Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli

Dettagli

2 storage mechanisms positive feedback charge-based

2 storage mechanisms positive feedback charge-based Sequential Logic Inputs Current State COMBINATIONAL LOGIC Registers Outputs Next state CLK 2 storage mechanisms positive feedback charge-based Positive Feedback: Bi-Stability V i V o = V i 2 V o2 V o2

Dettagli

Corso di Calcolatori Elettronici I Flip-flop

Corso di Calcolatori Elettronici I Flip-flop Corso di Calcolatori Elettronici I Flip-flop Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie dell Informazione Corso di Laurea in Ingegneria Informatica

Dettagli

I bistabili ed il register file

I bistabili ed il register file I bistabili ed il register file Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/32 Sommario I problemi dei latch trasparenti sincroni

Dettagli

Sommario. Modellizzazione Sintassi Classi di Oggetti Tipi di Dati e Operatori Package e Librerie Processi Esempi di codice VHDL VHDL Testbenches

Sommario. Modellizzazione Sintassi Classi di Oggetti Tipi di Dati e Operatori Package e Librerie Processi Esempi di codice VHDL VHDL Testbenches Fondamenti di VHDL Sommario VHDL: premessa e introduzione Modellizzazione Sintassi Classi di Oggetti Tipi di Dati e Operatori Package e Librerie Processi Esempi di codice VHDL VHDL Testbenches Premessa

Dettagli

Il Livello Logico-Digitale

Il Livello Logico-Digitale ibreria di blocchi sequeziali l ivello ogico-digitale locchi fuzioali sequeziali Tipici pricipali compoeti sequeziali di libreria: Registro parallelo Registro a scorrimeto aco di registri Memoria Oguo

Dettagli

ANALISI E PROGETTO DI CIRCUITI SEQUENZIALI

ANALISI E PROGETTO DI CIRCUITI SEQUENZIALI ANALISI E PROGETTO DI CIRCUITI SEQUENZIALI 1 Classificazione dei circuiti logici Un circuito è detto combinatorio se le sue uscite (O i ) sono determinate univocamente dagli ingressi (I i ) In pratica

Dettagli

Elettronica I Funzionamento del transistore MOS

Elettronica I Funzionamento del transistore MOS Elettroica I Fuzioameto del trasistore MOS Valetio Liberali Dipartimeto di Tecologie dell Iformazioe Uiversità di Milao, 26013 Crema e-mail: liberali@dti.uimi.it http://www.dti.uimi.it/ liberali Elettroica

Dettagli

Flip flop: tempificazione latch ed edge-triggered

Flip flop: tempificazione latch ed edge-triggered Corso di Calcolatori Elettronici I A.A. 2010-2011 Flip flop: tempificazione latch ed edge-triggered Lezione 23-26 Università degli Studi di Napoli Federico II Facoltà di Ingegneria I flip flop - 1 Generalità

Dettagli

Il Livello Logico-Digitale. I circuiti sequenziali

Il Livello Logico-Digitale. I circuiti sequenziali Il Livello Logico-Digitale I circuiti sequenziali 22 --25 ommario Circuiti sequenziali e elementi di memoria Bistabile asincrono Temporizzazione e clock Bistabili D e sincroni Flip-flop - 2 - Circuiti

Dettagli

Elettronica dei Sistemi Digitali Registri di memoria CMOS e reti sequenziali

Elettronica dei Sistemi Digitali Registri di memoria CMOS e reti sequenziali Elettronica dei Sistemi igitali Registri di memoria CMOS e reti sequenziali Valentino Liberali ipartimento di Tecnologie dell Informazione Università di Milano, 263 Crema e-mail: liberali@dti.unimi.it

Dettagli

Reti sequenziali notevoli: registri, registri a scorrimento, contatori ing. Alessandro Cilardo

Reti sequenziali notevoli: registri, registri a scorrimento, contatori ing. Alessandro Cilardo Corso di Calcolatori Elettronici I A.A. 2012-2013 Reti sequenziali notevoli: registri, registri a scorrimento, contatori ing. Alessandro Cilardo Accademia Aeronautica di Pozzuoli Corso Pegaso V GArn Elettronici

Dettagli

Un quadro della situazione. Lezione 9 Logica Digitale (3) Dove siamo nel corso. Organizzazione della lezione. Dove siamo. Dove stiamo andando..

Un quadro della situazione. Lezione 9 Logica Digitale (3) Dove siamo nel corso. Organizzazione della lezione. Dove siamo. Dove stiamo andando.. Un quadro della situazione Lezione 9 Logica Digitale (3) Vittorio carano Architettura Corso di Laurea in Informatica Università degli tudi di alerno Architettura (2324). Vi.ttorio carano Input/Output Memoria

Dettagli

Calcolatori Elettronici

Calcolatori Elettronici Esercitazione 2 I Flip Flop 1. ual è la differenza tra un latch asincrono e un Flip Flop? a. Il latch è abilitato da un segnale di clock b. Il latch ha gli ingressi asincroni perché questi ultimi controllano

Dettagli

Esercizi per il corso di Calcolatori Elettronici. svolti da Mauro IACOVIELLO & Fabio LAUDANI

Esercizi per il corso di Calcolatori Elettronici. svolti da Mauro IACOVIELLO & Fabio LAUDANI Eserizi per il orso i loltori Elettronii svolti Muro OVELLO & Fio LUDN Prte seon : Mhine stti finiti ESERZO : Mhin i Mely Si t l seguente mhin i Mely, sintetizzre un iruito he l implementi, utilizzno un

Dettagli

Elettronica Funzionamento del transistore MOS

Elettronica Funzionamento del transistore MOS Elettroica Fuzioameto del trasistore MOS Valetio Liberali Dipartimeto di Fisica Uiversità degli Studi di Milao valetio.liberali@uimi.it Elettroica Fuzioameto del trasistore MOS 13 maggio 2015 Valetio Liberali

Dettagli

SisElnF2 17/12/2002. E CIRCUITI COMBINATORI E SEQUENZIALI E2 Circuti sequenziali

SisElnF2 17/12/2002. E CIRCUITI COMBINATORI E SEQUENZIALI E2 Circuti sequenziali iselnf2 17/12/2002 Ingegneria dell Informazione Modulo ITEMI EETTONICI E CICUITI COMBINATOI E EUENZIAI E2 Circuti sequenziali» Porte logiche combinatorie elementari» Modello interruttore-resistenza» Circuiti

Dettagli

Calcolatori Elettronici

Calcolatori Elettronici Calcolatori Elettroici Lezioe 14 16/01/2014 Rassega esercizi reti sequeziali Emiliao Casalicchio emiliao.casalicchio@uiroma2.it Argometi della lezioe Esempi di esercizi automi Le soluzioi verrao presetata

Dettagli

Domande di Reti Logiche compito del 17/02/2016

Domande di Reti Logiche compito del 17/02/2016 Barrare ua sola risposta per ogi domada Il puteggio fiale è -1 (. di risposte errate +. domade lasciate i biaco) Usare lo spazio biaco sul retro del foglio per apputi, se serve Per far sì che u Latch SR

Dettagli

Logica sequenziale. I dispositivi logici si suddividono in due famiglie principali:

Logica sequenziale. I dispositivi logici si suddividono in due famiglie principali: Logica sequenziale I dispositivi logici si suddividono in due famiglie principali: Logica combinatoriale L uscita all istante tn dipende unicamente dallo stato degli ingressi sempre al tempo t n ( interni

Dettagli

Circuiti sequenziali

Circuiti sequenziali Circuiti sequenziali - I circuiti sequenziali sono caratterizzati dal fatto che, in un dato istante tn+1 le uscite dipendono dai livelli logici di ingresso nell'istante tn+1 ma anche dagli stati assunti

Dettagli

ESPERIMENTAZIONI DI FISICA 3. Traccia delle lezioni di Elettronica digitale M. De Vincenzi A.A:

ESPERIMENTAZIONI DI FISICA 3. Traccia delle lezioni di Elettronica digitale M. De Vincenzi A.A: ESPERIMENTZIONI DI FISIC 3 Traccia delle lezioni di Elettronica digitale M. De Vincenzi.: 22-23 Contenuto. Sistemi elettrici a 2 livelli 2. lgebra di oole Definizione Sistemi funzionali completi Leggi

Dettagli

S R Qn+1 Commento 0 0 Qn Conserva lo stato Memorizza Memorizza 1 1 1? Indeterminato. Tabella 1

S R Qn+1 Commento 0 0 Qn Conserva lo stato Memorizza Memorizza 1 1 1? Indeterminato. Tabella 1 Dai circuiti combiatori alle reti sequeziali: i FLIP FLOP Nei circuiti combiatori le uscite dipedoo, i u determiato istate, uicamete dai valori assuti dagli igressi ello stesso istate, ed ioltre il ripetersi

Dettagli

Architettura degli elaboratori

Architettura degli elaboratori Marco Tarii - iversità dell'isubria.. 2017/18 iversità degli Studi dell Isubria Dipartimeto di Scieze Teoriche e pplicate rchitettura degli elaboratori Register File Marco Tarii Dipartimeto di Scieze Teoriche

Dettagli

Clock. Corso di Architettura degli Elaboratori. Architetture degli Elaboratori. Latch di tipo SR sincronizzato. Latch di tipo SR

Clock. Corso di Architettura degli Elaboratori. Architetture degli Elaboratori. Latch di tipo SR sincronizzato. Latch di tipo SR Corso di Architettura degli Elaboratori Il livello logico digitale: Memoria Dipartimento di Informatica Università degli Studi di Torino C.so Svizzera, 185 I-10149 Torino baldoni@di.unito.it http://www.di.unito.it/

Dettagli

SisElnF2 17/12/2002. E CIRCUITI COMBINATORI E SEQUENZIALI E2 Circuti sequenziali

SisElnF2 17/12/2002. E CIRCUITI COMBINATORI E SEQUENZIALI E2 Circuti sequenziali iselnf2 17/12/2002 Ingegneria dell Informazione Modulo ITEMI EETTONICI E CICUITI COMBINATOI E EUENZIAI E2 Circuti sequenziali» Porte logiche combinatorie elementari» Modello interruttore-resistenza» Circuiti

Dettagli

Circuiti sincroni Circuiti sequenziali: i bistabili

Circuiti sincroni Circuiti sequenziali: i bistabili Architettura degli Elaboratori e delle Reti Lezione 8 Circuiti sincroni Circuiti sequenziali: i bistabili Proff. A. Borghese, F. Pedersini ipartimento di Scienze dell Informazione Università degli Studi

Dettagli

Clock. Corso di Architettura degli Elaboratori. Latch di tipo SR. Circuiti combinatori e sequenziali. Il livello logico digitale: Memoria

Clock. Corso di Architettura degli Elaboratori. Latch di tipo SR. Circuiti combinatori e sequenziali. Il livello logico digitale: Memoria Corso di Architettura degli Elaboratori Il livello logico digitale: Memoria Matteo Baldoni Dipartimento di Informatica Università degli Studi di Torino C.so Svizzera, 85 I-49 Torino baldoni@di.unito.it

Dettagli

Gli elementi di memoria: i bistabili I registri. Mariagiovanna Sami Corso di reti Logiche 8 Anno

Gli elementi di memoria: i bistabili I registri. Mariagiovanna Sami Corso di reti Logiche 8 Anno Gli elementi di memoria: i bistabili I registri Mariagiovanna Sami Corso di reti Logiche 8 Anno 2007-08 08 Circuiti sequenziali Nei circuiti sequenziali il valore delle uscite in un dato istante dipende

Dettagli

Campionamento e memoria. Sommario. Sommario. M. Favalli

Campionamento e memoria. Sommario. Sommario. M. Favalli Sommario Campionamento e memoria M. Favalli Engineering epartment in Ferrara 2 Latch di tipo 3 Sommario (ENIF) Analisiesintesideicircuitidigitali / 29 (ENIF) Analisiesintesideicircuitidigitali 2 / 29 2

Dettagli

Calcolatori Elettronici

Calcolatori Elettronici Calcolatori Elettronici Cenni sulle memorie Francesco Lo Presti Rielaborate da Salvatore Tucci Clocking q Il segnale di Clock definisce quando i segnali possono essere letti e quando possono essere scritti

Dettagli

Clock. Corso di Architettura degli Elaboratori. Architetture degli Elaboratori. Circuiti combinatori e sequenziali.

Clock. Corso di Architettura degli Elaboratori. Architetture degli Elaboratori. Circuiti combinatori e sequenziali. Corso di Architettura degli Elaboratori Il livello logico digitale: Memoria Clock: un circuito che emette una serie di impulsi con una specifica larghezza e intermittenza Tempo di ciclo di clock: intervallo

Dettagli

I Indice. Prefazione. Capitolo 1 Introduzione 1

I Indice. Prefazione. Capitolo 1 Introduzione 1 I Indice Prefazione xi Capitolo 1 Introduzione 1 Capitolo 2 Algebra di Boole e di commutazione 7 2.1 Algebra di Boole.......................... 7 2.1.1 Proprietà dell algebra.................... 9 2.2

Dettagli

Circuiti Combinatori. Circuiti Combinatori. Circuiti Combinatori. Circuiti Combinatori

Circuiti Combinatori. Circuiti Combinatori. Circuiti Combinatori. Circuiti Combinatori Fondamenti di Informatica B Lezione n.5 n.5 ircuiti ombinatori e equenziali ircuiti Ben Formati Introduzione ai ircuiti equenziali Elementi di Memoria Fondamenti di Informatica B Lezione n.5 In questa

Dettagli

Elementi di memoria. Ing. Ivan Blunno 21 aprile 2005

Elementi di memoria. Ing. Ivan Blunno 21 aprile 2005 Elementi di memoria Ing. Ivan Blunno 21 aprile 2005 1 Introduzione In questa dispensa verrà introdotta una particolare categoria di circuiti digitali: i circuiti sequenziali o circuiti con memoria. A differenza

Dettagli

Analisi e Progetto di Macchine Sequenziali ing. Alessandro Cilardo

Analisi e Progetto di Macchine Sequenziali ing. Alessandro Cilardo Corso di Calcolatori Elettronici I A.A. 22-23 Analisi e Progetto di Macchine Sequenziali ing. Alessandro Cilardo Accademia Aeronautica di Pozzuoli Corso Pegaso V GArn Elettronici Macchine sequenziali In

Dettagli

Circuiti Combinatori. Circuiti Combinatori. Circuiti Sequenziali. Circuiti Sequenziali

Circuiti Combinatori. Circuiti Combinatori. Circuiti Sequenziali. Circuiti Sequenziali ircuiti ombinatori e equenziali Lezione n.5 n.5 I circuiti logici possono appartenere a due categorie: ircuiti ombinatori e equenziali ircuiti Ben Formati Introduzione ai ircuiti equenziali Elementi di

Dettagli

SisElnE1bis 01/12/ /12/ SisElnE1bis DDC/MZ. 01/12/ SisElnE1bis DDC/MZ. 01/12/ SisElnE1bis DDC/MZ.

SisElnE1bis 01/12/ /12/ SisElnE1bis DDC/MZ. 01/12/ SisElnE1bis DDC/MZ. 01/12/ SisElnE1bis DDC/MZ. ngegneria dell nformazione Obiettivi del gruppo di lezioni E Modulo SSTEM ELETTRON E - RT LOG E1 - ircuiti logici combinatori - porte logiche elementari - modelli R-SW e SW-SW - ritardi -consumo ircuiti

Dettagli

Elettronica Digitale. 1. Sistema binario 2. Rappresentazione di numeri 3. Algebra Booleana 4. Assiomi A. Booleana 5. Porte Logiche OR AND NOT

Elettronica Digitale. 1. Sistema binario 2. Rappresentazione di numeri 3. Algebra Booleana 4. Assiomi A. Booleana 5. Porte Logiche OR AND NOT Elettronica Digitale. Sistema binario 2. Rappresentazione di numeri 3. Algebra Booleana 4. Assiomi A. Booleana 5. Porte Logiche OR AND NOT Paragrafi del Millman Cap. 6 6.- 6.4 M. De Vincenzi AA 9- Sistema

Dettagli

ESERCITAZIONI PRATICHE LABORATORIO 111

ESERCITAZIONI PRATICHE LABORATORIO 111 ESERCITZIONI PRTICHE LORTORIO 111 MODULO ELETTRONIC DIGITLE SCLE DI INTEGRZIONE I CIRCUITI INTEGRTI Tutte le fuzioi logiche, soo dispoibili i commercio sotto forma di circuiti itegrati. U circuito itegrato

Dettagli

Università degli Studi dell Insubria Dipartimento di Scienze Teoriche e Applicate. Architettura degli elaboratori Bistabili e Clock

Università degli Studi dell Insubria Dipartimento di Scienze Teoriche e Applicate. Architettura degli elaboratori Bistabili e Clock Università degli tudi dell Insubria Dipartimento di cienze Teoriche e Applicate Architettura degli elaboratori Bistabili e Clock Marco Tarini Dipartimento di cienze Teoriche e Applicate marco.tarini@uninsubria.it

Dettagli

Circuiti sequenziali. Circuiti sequenziali e applicazioni

Circuiti sequenziali. Circuiti sequenziali e applicazioni Circuiti sequenziali Circuiti sequenziali e applicazioni Circuiti sequenziali Prima di poter parlare delle memorie è utile dare un accenno ai circuiti sequenziali. Per circuiti sequenziali intendiamo tutti

Dettagli

Elementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà:

Elementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà: I circuiti elettronici capaci di memorizzare un singolo bit sono essenzialmente di due tipi: LATCH FLIP-FLOP. Elementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà:

Dettagli

Sistemi e Tecnologie della Comunicazione

Sistemi e Tecnologie della Comunicazione Sistemi e ecologie della Comuicazioe Lezioe 4: strato fisico: caratterizzazioe del segale i frequeza Lo strato fisico Le pricipali fuzioi dello strato fisico soo defiizioe delle iterfacce meccaiche (specifiche

Dettagli

Descrizione VHDL di componenti sequenziali

Descrizione VHDL di componenti sequenziali Descrizioe VHDL di compoeti seueziali 14 giugo 2003 1 Registri I registri soo ua famiglia di compoeti utilizzati per la memorizzazioe. Il loro fuzioameto dipede uidi, oltre che dai segali di igresso, ache

Dettagli

Sintesi e analisi di schemi con contatori

Sintesi e analisi di schemi con contatori Sitesi e aalisi di schemi co cotatori La memorizzazioe dello stato itero di ua qualsiasi rete sequeziale sicroa può essere affidata ad u cotatore: basta ifatti scegliere uo co comado di LO, fissare il

Dettagli

Probabilità e Statistica Esercitazioni. a.a. 2006/2007

Probabilità e Statistica Esercitazioni. a.a. 2006/2007 Probabilità e Statistica Esercitazioi a.a. 2006/2007 C.d.L.: Igegeria per l Ambiete ed il Territorio, Igegeria Civile, Igegeria Gestioale, Igegeria dell Iformazioe C.d.L.S.: Igegeria Civile Estrazioi-II

Dettagli

FONDAMENTI DI INFORMATICA Lezione n. 7. Esercizi di progetto di circuiti sequenziali

FONDAMENTI DI INFORMATICA Lezione n. 7. Esercizi di progetto di circuiti sequenziali FONDAMENTI DI INFORMATICA Lezione n. 7 Esercizi di progetto di circuiti sequenziali 1 / 17 RIEPILOGO TEORICO CIRCUITI SEQUENZIALI: le uscite dipendono non solo dagli ingressi, ma anche dallo stato interno

Dettagli

5 ELEMENTI DI MEMORIA

5 ELEMENTI DI MEMORIA 5.1 5 ELEMENTI DI MEMORIA 5.1 Fuzioi sequeziali Cosideriamo il circuito di fig. 5.1.1. Figura 5.1.1 Costruiamoe la tavola della verità, tabella 5.1.1, el modo usuale usato per le fuzioi combiatorie. Tabella

Dettagli

Page 1. SisElnE1bis 1/10/ DDC 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E

Page 1. SisElnE1bis 1/10/ DDC 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E Ingegneria dell Informazione Modulo SISTEMI ELETTRONICI E - LCIDI COMPLEMENTRI SEDE DI IVRE - 2002-03 E1 - Circuiti logici combinatori - porte logiche elementari - modelli R-SW e SW-SW - ritardi - consumo

Dettagli

Multiplexer. Multiplexer 2 a 1 (a 1 bit) e sua implementazione. Multiplexer 2 a 1 (a 32 bit) e sua implementazione

Multiplexer. Multiplexer 2 a 1 (a 1 bit) e sua implementazione. Multiplexer 2 a 1 (a 32 bit) e sua implementazione Decoder Circuito combinatorio con n input e 2 n output Traduce gli n bit di input nell equivalente valore binario, e abilita a 1 l uscita corrispondente, mentre le altre uscite sono disabilitate a 0 Esiste

Dettagli

Sequential Logic. 2 storage mechanisms positive feedback charge-based. Inputs. Outputs COMBINATIONAL LOGIC. Current State. Next state.

Sequential Logic. 2 storage mechanisms positive feedback charge-based. Inputs. Outputs COMBINATIONAL LOGIC. Current State. Next state. Sequential Logic Inputs Current State COMBINATIONAL LOGIC Registers Outputs Next state CLK 2 storage mechanisms positive feedback charge-based ES-TLC 5/6 - F. ella Corte V o i i 2 2 5 5 V V o o V V 5 V

Dettagli

Le perdite meccaniche per attrito e ventilazione si possono ritenere costanti e pari a 400 W.

Le perdite meccaniche per attrito e ventilazione si possono ritenere costanti e pari a 400 W. Corso di Macchie e azioameti elettrici A.A. 003-004 rova i itiere del ovembre 003 Esercizio. Le caratteristiche omiali di u motore asicroo trifase co rotore a gabbia soo le segueti: = 7,46 kw; =0, 50 Hz,

Dettagli

Funzioni e Reti Logiche. Architettura degli Elaboratori I

Funzioni e Reti Logiche. Architettura degli Elaboratori I Funzioni e Reti Logiche Architettura degli Elaboratori I palopoli@dit.unitn.it Funzioni circuitali I circuiti elettronici non sono in grado di svolgere operazioni complesse o algebriche Le funzioni base

Dettagli

Macchine sincrone. In teoria. Solo un modello teorico NON ESISTE NELLA PRATICA

Macchine sincrone. In teoria. Solo un modello teorico NON ESISTE NELLA PRATICA Macchine sincrone In teoria Sono macchine non asincrone (non per ogni variazione dell input si finisce in uno stato stabile) Variazioni dello stato e dell ingresso dovrebbero verificarsi in perfetto sincronismo

Dettagli

Corso di Calcolatori Elettronici I Elementi di memoria ing. Alessandro Cilardo

Corso di Calcolatori Elettronici I Elementi di memoria ing. Alessandro Cilardo orso di alcolatori Elettronici I Elementi di memoria ing. Alessandro ilardo orso di Laurea in Ingegneria Biomedica Reti logiche con memoria In molte situazioni è necessario progettare reti logiche sequenziali,

Dettagli

Capitolo 6. Reti asincrone. 6.1 Elaborazione asincrona. Esigenze. 6.1 Elaborazione asincrona 6.2 Memorie binarie 6.3 Analisi e Sintesi

Capitolo 6. Reti asincrone. 6.1 Elaborazione asincrona. Esigenze. 6.1 Elaborazione asincrona 6.2 Memorie binarie 6.3 Analisi e Sintesi apitolo 6 Reti asincrone 6.1 Elaborazione asincrona 6.2 Memorie binarie 6.3 nalisi e Sintesi 6.1 Elaborazione asincrona Esigenze Problema - iscriminare e ricordare l ordine temporale con cui due o più

Dettagli

Le reti sequenziali sincrone memorizzano il proprio stato in dei FF-D

Le reti sequenziali sincrone memorizzano il proprio stato in dei FF-D Reti Sincrone Le reti sequenziali sincrone memorizzano il proprio stato in dei FF-D Le variabili di stato future sono quelle all ingresso dei FF-D mentre le variabili di stato presente sono le uscite dei

Dettagli