Descrizione generale di Spice

Transcript

1

2 Decrizione generale di Spice SPIE A/D (Simulation Program with Integrated ircuit Emphai Analog/Digital) Ppice è un imulatore circuitale di uo generale, prodotto dalla ADENE Il imulatore Spice è uno dei codici di calcolo per la oluzione dei circuiti elettrici ed elettronici più diffuo, ia in ambiente di ricerca ia in quello di produzione I imulatori circuitali conentono di predire in maniera molto precia il funzionamento di un circuito Fornicono informazioni impoibili da ottenere tramite miure dirette di laboratorio

3 reare un nuovo progetto Start ORAD apture IS Selezionare File/New/Projet

4 reare un nuovo progetto Nel econdo form, viene chieto e creare un nuovo progetto Ppice da uno eitente oppure dal nulla, elezionare reate Blank Project

5 reare un nuovo progetto Nel notro work-pace viene aggiunto il project manager, che rappreenta il notro nuovo lavoro: in.\circuito prova.dn\shematis ci ono i notri circuiti in Deign ache vengono conervati i componenti utilizzati in Library ono contenute le librerie da noi uate in Output verranno ineriti i notri file di output

6 reare un circuito (Schematic)

7 Librerie e componenti

8 Eempio V VOFF 0 VAMPL 0 FREQ 50 V R I 0 0

9 Parametri componenti liccando volte u un componente compare un form per modificare gli attributi

10 Profilo della imulazione Scegliamo New Simulation Profile, apparirà il eguente form

11 Profilo della imulazione

12 Analii in tranitorio In Spice l analii in tranitorio viene utilizzata per ottenere il comportamento di una forma d onda in funzione del tempo Spice riolve le equazioni differenziale che decrivono il circuito e calcola le tenioni e le correnti in funzione del tempo I riultati vengono graficati nel Probe 400V 0A 5A 0V 0A -5A -400V >> -0A 0 0m 0m 30m 40m 50m 60m 70m 80m V(R:) I(R) Time

13 Eempio (convertitore D-D) PWM_SAW S m c f 00kHz L R vout 8V Vd 0.75V Vcontrol D 5uH I 9A 0m 00uF I 5.5V Rload 0.5 U TLOSE 00u Radd 0.5 0

14 Analii nel dominio del tempo 0V 5V 0V 0 50u 00u 50u 00u 50u 300u 350u 400u 450u 500u V(:) Time 30A 0A 0A 0A 0 50u 00u 50u 00u 50u 300u 350u 400u 450u 500u I(L) Time

15 Analii nel dominio della frequenza Hz 0Hz 00Hz.0KHz 0KHz 00KHz.0MHz VDB(:) Frequency 0d -00d -00d.0Hz 0Hz 00Hz.0KHz 0KHz 00KHz.0MHz VP(:) Frequency

16 Progetto del convertitore D/D (Buck) S L RL Vin D Rer RBleeder Rload Vo Specifiche di progetto: tenione di ingreo Vin; tenione d ucita Vo; corrente d ucita Io; frequenza di commutazione f; ripple della tenione d ucita rv; potenza diipata ulla reitenza di Bleeder P B;

17 Dimenionamento del convertitore alcolo della reitenza di Bleeder: P R B B % P V P 0 alcolo dell induttanza: I I L 0 MIN 0 MIN > 8 > I B V R 0 Vin f I B 0 LIM 0 MIN Vin 8 f L

18 Dimenionamento del convertitore alcolo del condenatore: > 8r v f L δ 8 f ( δ ) Rer > ( δ ) V 8 f 0 L V 0

19 Eempio Specifiche di progetto: Vin V Vo 5V Io A f 00kHz rv < % P B %Po

20 Eempio Dimenionamento del progetto: Po 5W P B 50mW R B 500Ω δ 0.47 T 5µ L > 750µH L mh RL 0mΩ > 00nF µf Rer 0mΩ

21 Eempio buck /5V 4V 0V 5V Vin cotante 0V 0 m 4m 6m 8m 0m m V(:) V(S:4) Time 5V 0V 5V Vin variabile 0V 0 m 4m 6m 8m 0m m V(:) V(V6:) Time

22 Modulatore PWM ( ) () ( ) T V V K T K T V V T T m in tri m tri rif S ON 6 5* ˆ ) ( ˆ δ

23 Eempio Modulatore PWM:.0V 0.5V 0V.0V V(PWM_SAW.DIFF:IN) V(PWM_SAW.DIFF:IN) 0.5V SEL>> 0V 76.0u 78.0u 80.0u 8.0u 84.0u 86.0u 88.0u V(PWM_SAW.ABM:OUT) Time Modello Spice PWM PWM_SAW tp(v(%in)) PWM c Vc V f 00kHz

24 Analii nel dominio della frequenza Filtro Paa-bao L R Vin Vout G( ) L ( R ) L L

25 Analii nel dominio della frequenza in Ppice R L V VDB VP V 4 *4 R VDB VP d VDB(3:) -00d SEL>> -00d 00mHz 300mHz.0Hz 3.0Hz 0Hz 30Hz 00Hz VP(3:) Frequency

26 Funzione di traferimento del buck T p ( ) L R L R er ( R R ) er L ω o L ω z R er La coppia di poli a w o è dovuta al filtro L d ucita, mentre lo zero è introdotto dalla Reitenza equivalente erie del condenatore

27 Fdt eempio Buck T p 7 ( 4.4*0 ) 8 *0 *0 4 f buck o 075Hz f buck z 36kHz 00 0 SEL>> -00 0d VDB(LAPLAE:IN) -00d -00d 0Hz 30Hz 00Hz 300Hz.0KHz 3.0KHz 0KHz 30KHz 00KHz VP(LAPLAE:IN) Frequency

28 Stabilità del itema La tabilità del itema i ottiene mediante una rete di compenazione dimenionata in modo che la fdt del itema a catena aperta abbia le eguenti caratteritiche: Il guadagno alle bae frequenze deve eere elevato per minimizzare l errore a regime; La frequenza di attraveramento f att deve eere circa un ordine di grandezza più piccola della frequenza di commutazione, per migliorare la dinamica del itema; Il margine di fae deve eere compreo tra 45 e 60 ; Queti obiettivi ono raggiunti mediante l utilizzo di un regolatore PID

29 Schema di principio del controllo di tenione voltage-mode

30 Sintei del compenatore Si pongono gli zeri della rete compenatrice alla frequenza dei poli del filtro d ucita per compenare la riduzione di guadagno ed incrementare la fae; Si pone un polo della rete compenatrice alla frequenza dello zero dovuto alla reitenza erie del condenatore Si pone il econdo polo della rete ad alta frequenza, generalmente maggiore di.5 volte la pulazione di attraveramento deiderata Si pone il polo nell origine per minimizzare l errore a regime

31 Dimenionamento del compenatore PID T f 0kHz att f0buck f z 538Hz ( ) f z. f0 90Hz buck f p f z 36kHz buck f p.5 fatt 30kHz K ( τ z )( τ ) z ( τ )( τ ) p p

32 Fdt compenatore ( 4 )( 4.95*0.3*0 ) ( 7 4.4*0 )( 5.30*0 ) T ) 6 ( d VDB(LAPLAE:OUT) 0d SEL>> -00d 0Hz 00Hz.0KHz 0KHz 00KHz.0MHz VP(LAPLAE:OUT) Frequency

33 onvertitore controllato enza k T ( ) T ( )* T ( )* T ( ) ol p m VDB(LAPLAE:OUT) 0d SEL>> -00d 0Hz 30Hz 00Hz 300Hz.0KHz 3.0KHz 0KHz 30KHz 00KHz VP(LAPLAE:OUT) Frequency

34 onvertitore controllato con k T ( ) kt ( )* T ( )* T ( ) ol p m 00 0 SEL>> -00 VDB(LAPLAE:OUT) 0d -90d 0Hz 30Hz 00Hz 300Hz.0KHz 3.0KHz 0KHz 30KHz 00KHz VP(LAPLAE:OUT) Frequency k f att 0kHz mφ 50

35 Dimenionamento rete PID 3 R R Vout R3 - V- OUT LF4 Vc Voref V T ( ) ( R )[ ( R R ) ] 3 ( ) ( ) 3 R3 R R 3 3

36 Dimenionamento rete PID ( )( ) ( )( ) ( ) ( ) [ ] ( ) ( ) ) ( R R R R R R K T p p z z τ τ τ τ ( ) ( ) * *0.3*0 *.95* K R R R R R R p p z z τ τ τ τ

37 Dimenionamento rete PID Fiando R 00Ω otteniamo dal itema precedente: R R kΩ 7.8kΩ 4.4nF 0.35nF nF

38 - - Schematic Buck 3 R R Vdc 0 V5 V S S VON.0V VOFF 0.0V D Dbreak R 0m L m V u R 500 R3 5 Rp 4k Vout Rp k V4 R3 Voref V V- V9 0 Vdc U LF4 6 OUT 5 V0 Vc PWM_SAW c f 00kHz R4 Vdc 0m 0 0 0

39 Simulazione 5V 0V 5V 0V 0 m 4m 6m 8m 0m m V(L:) V(V5:) Time