Capitolo 4 - Circuiti sequenziali (parte I)

Transcript

1 ppunti di Elettronica Digitale Capitolo 4 - Circuiti sequenziali (parte I) Introduzione ai circuiti sequenziali... Circuito bistabile... Introduzione... Circuiti di memoria con ingressi...4 Gated latch S-R... Latch di tipo D... Latch di tipo J-K... 4 Uso del latch di tipo J-K come divisore di frequenza... 5 Latch di tipo T... 6 Flip-Flop... 8 Introduzione... 8 Schema logico di un flip-flop di tipo J-K... 8 Rappresentazione dei flip-flop mediante grafi orientati... pplicazione: riconoscitore di codice (o di sequenze)... 9 INTRODUZIONE I CIRCUITI SEUENZILI Fino ad ora, abbiamo studiato solo i cosiddetti circuiti combinatori, nei quali l uscita dipende solo dalla particolare combinazione degli ingressi. Cominciamo invece adesso lo studio dei circuiti sequenziali, nei quali l uscita è funzione sia della combinazione degli ingressi sia anche dell istante in cui la osserviamo. Non solo, ma, in ogni istante, l uscita dipende sia dall ingresso sia anche dallo stato del circuito nell istante precedente: in questo senso, diciamo che il circuito ha memoria di quello che è successo negli istanti precedenti. In base a queste considerazioni, possiamo schematizzare un circuito sequenziale come combinazione di un circuito combinatorio e di un circuito di memoria, secondo lo schema seguente:

2 ppunti di Elettronica dei sistemi digitali - Capitolo 4 Il circuito combinazionale è quello che fornisce le uscite z,..., z m dell intero circuito sequenziale: tali uscite sono funzioni sia degli ingressi x,..., x L veri e propri sia delle uscite,..., n del circuito di memoria; quest ultimo, d altra parte, produce tali uscite in risposta a delle variabili Y,..., Yn prelevate direttamente dal blocco combinazionale. Il complessivo circuito sequenziale presenta quindi, in totale, Ln ingressi e mn uscite: L sono gli ingressi veri e propri, nel senso che sono quelli gestibili dall utente, e m sono le uscite vere proprie, anch esse utilizzabili dall utente; le altre variabili, invece, fungono da ingressi ed uscite, ma non sono accessibili, in quanto sono interne al circuito. Prima di passare ad esaminare nel dettaglio i circuiti sequenziali più importanti, soffermiamoci su una importantissima classificazione di questo tipo di circuiti: un circuito sequenziale si dice sincrono quando il suo funzionamento viene regolato da un orologio (il cosiddetto clock), il quale invia, in maniera periodico, un treno di impulsi: questo clock ha la funzione per cui il circuito risente dell applicazione di uno o più ingressi solo se tale applicazione avviene quando l impulso di clock è al valore alto (valore logico del clock); ogni variazione dell ingresso che avviene quando il clock è a non ha alcun effetto sul circuito; un circuito sequenziale si dice invece asincrono quando il suo funzionamento è indipendente dagli impulsi di clock. Come si vedrà meglio in seguito, quasi tutti i circuiti sequenziali hanno un duplice funzionamento, sincrono e asincrono: ci sono, cioè, degli ingressi che vengono abilitati solo dagli impulsi di clock (nel senso che agiscono sul circuito solo quando il clock è ad ) ed altri ingressi che invece sono indipendenti dal clock. In generale, comunque, diciamo che i circuiti sequenziali logici hanno bisogno dell ingresso di clock che si va ad aggiungere agli ingressi logici veri e propri. Circuito bistabile INTRODUZIONE Consideriamo un circuito il cui schema logico sia il seguente: utore: Sandro Petrizzelli

3 Circuiti sequenziali - Parte I bbiamo due invertitori collegati in retroazione: l uscita di ognuno fa da ingresso per l altro. Le due uscite sono indicate con i simboli e : il motivo di questa simbologia è che, quasi sempre, una uscita rappresenta il complemento dell altra; quasi sempre significa che, in particolari condizioni (che in seguito vedremo), le due uscite possono anche essere uguali tra loro. Per prima cosa, possiamo verificare che il circuito presenta stati stabili, ossia due combinazioni delle uscite che si mantengono invariate nel tempo: supponiamo, ad esempio, che, ad un certo istante iniziale, risulti = e = : è evidente che questo stato si mantiene stabile, in quanto il valore dell uscita fa sì che = e questo valore di fa si che =. stessa situazione, evidentemente, se all istante iniziale risulta = e = : anche questo stato si mantiene stabile, in quanto il valore dell uscita fa sì che = e questo valore di fa si che =. In pratica, il circuito rappresenta una memoria ad bit. Si tratta, in particolare, di una memoria volatile: come si capirà meglio tra un attimo, tale memoria viene conservata finche il circuito è energizzato; quando l alimentazione viene staccata, tale memoria risulta persa. Per avere una idea di come si possa fisicamente realizzare un circuito come quello disegnato prima, basta pensare al seguente schema circuitale, realizzato mediante due transistor bipolari npn: I collettori dei due JT rappresentano le uscite e. Il funzionamento del circuito si basa sul passaggio di ciascun JT dall interdizione alla saturazione: supponiamo che il transistor sia inizialmente interdetto: ciò significa che le correnti attraverso di esso sono praticamente nulle e quindi che la caduta di R C sia bassissima: la tensione di collettore è dunque prossima alla tensione di alimentazione, il che significa, quindi, 3 utore: Sandro Petrizzelli

4 ppunti di Elettronica dei sistemi digitali - Capitolo 4 che l uscita del circuito è al valore logico ; per fare in modo che l altra uscita sia al valore logico, bisogna portare in saturazione, in modo che la tensione di collettore sia prossima a quella di emettitore e quindi a massa: questa condizione è garantita dal fatto che la corrente I che entra nella base di è molto piccola; ovviamente, il funzionamento opposto si deve ottenere per avere = e = : deve essere in saturazione, in modo che il suo collettore sia praticamente a massa, mentre deve essere in interdizione, in modo che il suo collettore sia praticamente alla tensione di alimentazione. E chiaro che la possibilità di associare i simboli logici e ai due livelli di tensione (alimentazione e massa) deriva dal fatto che tali due livelli sono sufficientemente distanziati tra di loro; questa distanza dipende chiaramente dal valore dell alimentazione: nel caso dei JT, si può ad esempio prendere V CC =5V. Volendo confrontare lo schema elettrico appena descritto con lo schema logico disegnato prima, è evidente che abbiamo collegato in retroazione due invertitori, costituiti ciascuno da uno stadio ad emettitore comune: CIRCUITI DI MEMORI CON INGRESSI bbiamo detto che il circuito bistabile visto prima rappresentava una memoria (volatile) di bit. In effetti, però, tale memoria era priva di un ingresso che in qualche modo la pilotasse. llora, si può ottenere un funzionamento analogo a quello di quel circuito, ma questa volta con ingressi, con lo schema logico seguente: I I Ricordiamo che, adottando la logica positiva, il valore logico è associato al livello basso di tensione, mentre il valore logico è associato al livello alto di tensione utore: Sandro Petrizzelli 4

5 Circuiti sequenziali - Parte I Le due porte NOT sono state sostituite questa volta da due porte NOR a ingressi: ciascuna porta riceve in ingresso una variabile di ingresso vera e propria e l uscita dell altra porta. Le denominazioni delle uscite sono le stesse del circuito del paragrafo precedente. Per capire il funzionamento del circuito, cominciamo col ricordare la tabella di verità della funzione NOR (somma logica complementata): Y NOR La prima cosa da chiedersi è se questo circuito ammette uno o più stati stabili. Nel fare questa analisi, dobbiamo però considerare il valore dei due ingressi I e I. Facciamo allora l ipotesi che entrambi gli ingressi siano a : = I I = Supponiamo inoltre che, all istante iniziale, risulti = e = : se = e I =, la seconda porta NOR fornisce in uscita il valore = ; se = e I =, la prima porta NOR fornisce in uscita il valore =. Deduciamo allora che lo stato (, = ) circuito precedente. nalogo discorso dobbiamo fare per lo stato (, = ) = è uno stato stabile, come avveniva con il = : se = e I =, la seconda porta NOR fornisce in uscita il valore = ; se = e I =, la prima porta NOR fornisce in uscita il valore = è stabile. bbiamo dunque due stati stabili per il circuito. uesto vale quando gli ingressi sono entrambi nulli. Vediamo adesso cosa succede per le altre 3 possibili configurazioni di ingresso. Supponiamo che = I. Per valutare le uscite, dobbiamo conoscere lo stato del circuito =. Deduciamo quindi che anche lo stato (, = ) I = nell istante precedente a quello in cui poniamo ad l ingresso I. Indichiamo, allora, con t, i valori delle uscite l istante in cui facciamo variare I ; per comodità, indichiamo inoltre con ( ) nell istante t e con ( ), i valori delle uscite nell istante t. Supponiamo adesso che fosse = e = : ponendo I =, la prima porta NOR ha in ingresso un ed uno, per cui =; così facendo, la seconda porta NOR ha entrambi gli ingressi a, per cui l uscita è =. uindi, l applicazione della combinazione di ingresso I = I = ha provocato una commutazione delle uscite. Non solo, ma possiamo anche osservare un altra cosa: dato che =, la prima porta NOR ha in ingresso due, per cui la sua uscita rimane a, così come l uscita della seconda porta NOR rimane ad. D altra parte, la situazione rimane invariata se riportiamo l ingresso I a : infatti, la prima porta NOR, se I =, ha in ingresso un ed uno, per cui la sua uscita continua a rimanere a, e quindi rimane anche a l uscita della seconda porta NOR. La conclusione del discorso è dunque quella per cui l applicazione di I = provoca una commutazione delle uscite, le quali poi rimangono invariate se I viene riportato a (ovviamente nell ipotesi che I rimanga costantemente a ). Possiamo quindi cominciare a compilare la tabella della verità della funzione: 5 utore: Sandro Petrizzelli

6 ppunti di Elettronica dei sistemi digitali - Capitolo 4 I I Nella parte sinistra della tabella sono indicati, oltre agli ingressi nell istante t, anche il valore delle uscite nell istante t, in quanto abbiamo osservato prima che anche tali valori determinano il comportamento del circuito all istante t in cui viene applicata una eventuale variazione dell ingresso. Nelle prime due righe sono evidentemente indicati i due stati stabili del circuito, che rimangono invariati nel tempo quando i due ingressi vengono mantenuti a. Nella terza riga è invece descritto quello che abbiamo visto prima: partendo dallo stato ( =, = ) e applicando I = I =, le due uscite commutano e rimangono poi invariate se I viene riportato a. E bene ricordare che la stabilizzazione delle uscite non è detto che sia istantanea, in quanto vanno anche in questo caso considerati i ritardi di propagazione introdotti dalle singole porte. Cerchiamo allora di capire come vanno le cose includendo i suddetti ritardi nel nostro modello: I I Come abbiamo già fatto in precedenza, abbiamo ipotizzato che le due porte NOR siano ideali, cioè prive di ritardo, e abbiamo poi posto, in cascata a ciascuna di esse, un ritardo temporale che supponiamo sia uguale per entrambe. Lo stato iniziale (per comodità, prendiamo t=) da considerare è =. Supponiamo che, in t=, avvenga la commutazione di I da ad. L andamento temporale delle variabili è indicato nella figura seguente: utore: Sandro Petrizzelli 6

7 Circuiti sequenziali - Parte I I t t t La porta risente della commutazione dell ingresso I e, dopo un tempo, produce una commutazione della propria uscita, che passa da a. La porta risente a sua volta di questa commutazione e, dopo un ulteriore, porta la propria uscita da ad. uindi, dopo un tempo totale dalla variazione di I, l uscita si porta ad. Solo da questo momento in poi, dato che la porta ha già un ingresso ad, possiamo tranquillamente riportare I a, in quanto l uscita della porta rimane costantemente a. Se non aspettassimo per riportare I a, la porta si troverebbe nuovamente con entrambi gli ingressi a, per cui porterebbe la sua uscita ad e potrebbe anche restare in questo stato. In conclusione, quindi, è vero che le uscite si stabilizzano a ( =, = ), ma solo se aspettiamo almeno un tempo prima di riportare l ingresso I a. Passiamo adesso alla seconda possibilità: partendo dalla situazione ( =, = ), supponiamo di applicare la combinazione di ingresso = I, ossia supponiamo di porre ad l ingresso I. E I = facile verificare che il comportamento del circuito è analogo a prima: la porta ha un ingresso ad, per cui la sua uscita va a ; di conseguenza, la porta presenta i due ingressi a, per cui la sua uscita va, dopo di che il circuito si stabilizza. Possiamo dunque procedere alla compilazione della tabella cominciata prima: I I nche in questo caso si può verificare che la stabilizzazione delle uscite avviene dopo un tempo, che è quindi il tempo che bisogna aspettare prima di poter riportare I a. Finora, quindi, abbiamo trovato il modo di commutare le uscite del circuito: partendo da una situazione iniziale in cui le due uscite sono diverse, è possibile farle commutare ponendo ad 7 utore: Sandro Petrizzelli

8 ppunti di Elettronica dei sistemi digitali - Capitolo 4 l ingresso la cui corrispondente uscita si trova a (per ottenere la commutazione quando =, bisogna porre I =, mentre per ottenere la commutazione quando = bisogna porre I =). desso ci chiediamo cosa succede nei due casi opposti: partendo da (, = ) =, applichiamo la combinazione di ingresso = I : la porta I = ha entrambi gli ingressi ad, per cui la sua uscita rimane a ; di conseguenza, anche l uscita della porta rimane ad ; quindi, in questa situazione non si ha alcuna variazione delle uscite; stesso discorso partendo da (, = ) = e applicando la combinazione di ingresso = I : la porta ha entrambi gli ingressi ad, per cui la sua uscita rimane a ; di I = conseguenza, anche l uscita della porta rimane ad. La tabella della verità di arricchisce dunque di due righe: I I I discorsi appena fatti ci permettono di perfezionare quanto detto prima: l unico modo di commutare le uscite del circuito, partendo da una situazione iniziale in cui esse sono diverse, è quello di porre ad l ingresso la cui corrispondente uscita si trova a (per ottenere la commutazione quando =, bisogna porre I =, mentre per ottenere la commutazione quando = bisogna porre I =). Restano da vedere altre due situazioni, corrispondenti a quando entrambi gli ingressi vengono posti ad : partendo da (, = ) =, applichiamo la combinazione di ingresso = I : la porta ha I = entrambi gli ingressi ad, per cui la sua uscita va a ; di conseguenza, l uscita della porta rimane a, in quanto un ingresso è ad ; quindi, in questa situazione particolare, entrambe le uscite vanno a ; stesso discorso partendo da (, = ) = e applicando la combinazione di ingresso = I : la porta ha entrambi gli ingressi ad, per cui la sua uscita rimane a ; di I = conseguenza, l uscita della porta rimane a, dato che un ingresso è ad. Possiamo allora completare la tabella della verità: utore: Sandro Petrizzelli 8

9 Circuiti sequenziali - Parte I I I uindi, partendo da uscite diverse e applicando entrambi gli ingressi ad, le uscite vanno entrambe a (il motivo che ciascuna pota NOR ha almeno un ingresso ad ). E evidente che questo sia uno svantaggio del circuito: anche se lo vedremo meglio in seguito, è chiaro che, trovando entrambe le uscite del circuito a, sappiamo che sono state provocate da entrambi gli ingressi posti =, = oppure ad, ma non possiamo sapere se la configurazione precedente era ( ) (, = ) =. uesto comportamento, per una memoria, è chiaramente inaccettabile, per cui, generalmente, la combinazione di ingresso I = I = è una configurazione vietata. Tornando allora alle sole combinazioni di ingresso lecite, attribuiamo dei nomi alle particolari combinazioni, facendo riferimento al valore dell uscita : abbiamo visto che l unico modo di passare da = a = è quello di porre ad l ingresso I : l applicazione di I = I = prende allora il nome di condizione di azzeramento del circuito bistabile e l ingresso I viene indicato con la lettera R (che sta per RESET); in modo analogo, dato che l unico modo di passare da = a = è quello di porre ad l ingresso I, l applicazione di I = I = prende il nome di condizione di settaggio del circuito bistabile e l ingresso I viene indicato con la lettera S (che sta per SET); R S RESET SET Per questi motivi, il circuito prende il nome di latch S-R (o anche circuito bistabile Set-Reset). nalizzando la tabella appena riportata, si osservano, oltre alle condizioni di SET e di RESET, le particolari condizioni in cui l uscita rimane invariata: quando gli ingressi S ed R sono lasciati a oppure quando l uscita è a e il Reset è ad oppure anche quando l uscita è ad ed il Set viene posto ad. C è anche un altro modo di rappresentare il funzionamento del circuito. Si costruisce la cosiddetta tabella di pilotaggio: 9 utore: Sandro Petrizzelli

10 ppunti di Elettronica dei sistemi digitali - Capitolo 4 S / R / SET RESET uesta tabella, del tutto equivalente a quella di prima, consente di ricavare, in modo ancora più immediato, come vanno configurati gli ingressi S ed R al fine di ottenere una data variazione dell uscita. Infine, possiamo provare a ricavare una espressione analitica della funzione. tal fine, possiamo ad esempio usare il metodo delle mappe di Karnaugh, partendo sempre dalla tabella della verità, che ci fornisce i mintermini da considerare: S R (min ) (don' t (min 4) (min 6) (don' t care) care) bbiamo dunque 3 mintermini e condizioni don t care, per cui la mappa di Karnaugh è fatta nel modo seguente: / SR Conviene evidentemente porre le due condizioni don t care, in modo da ottenere un subcubo di ordine, cui si aggiunge il subcubo di ordine formato dai mintermini 4 e 6: =subcubo (,3,6,7) cadono R e =S =subcubo (4,6) cade S =R Entrambi i subcubi sono implicanti primi essenziali, per cui l espressione della funzione è (,S,R ) = S R' = f utore: Sandro Petrizzelli

11 GTED LTCH S-R Circuiti sequenziali - Parte I Il latch descritto nei paragrafi precedenti è un tipico esempio di circuito sequenziale di tipo asincrono, che cioè funziona senza il pilotaggio da parte di un clock. D altra parte, però, è immediato passare ad un latch sincrono, il cui schema logico è il seguente: R S Gli ingressi S ed R non vanno direttamente alle porte NOR che costituiscono il latch, ma vanno prima in ND con il segnale di clock: l uscita delle porte ND vale solo se entrambi gli ingressi sono uno, il che significa che una eventuale variazione di S o di R ha influenza sul circuito solo se avviene in corrispondenza del valore del clock. uindi, il segnale di clock è una specie di linea ENLE, che abilita o meno gli ingressi S ed R. Il circuito appena descritto prende il nome di gated latch S-R (ossia circuito bistabile S-R con porta di abilitazione degli ingressi). La sua rappresentazione schematica è la seguente: t R S C dove chiaramente C sta per clock. Si nota che tutte le porte logiche sono inglobate nella black box, ma la presenza dell ingresso di clock indica appunto il funzionamento sincrono del circuito. Osserviamo, comunque, che la maggior parte dei latch hanno sia ingressi sincroni, del tipo appena visto, sia ingressi asincroni, che cioè giungono direttamente in ingresso alle porte NOR che costituiscono il circuito. E chiaro che tali ingressi, per differenziarsi da quelli sincroni, assumono utore: Sandro Petrizzelli

12 ppunti di Elettronica dei sistemi digitali - Capitolo 4 nomi diversi, che sono Preset (SET asincrono) e Clear (RESET asincrono). Lo schema logico è fatto allora nel modo seguente: R Clear Reset S Preset Set LTCH DI TIPO D bbiamo osservato prima che, tra le 4 possibili configurazioni degli ingressi Set e Reset, quella per cui entrambi sono uguali ad è una combinazione vietata: il motivo per cui è vietata è che, una volta che essa sia stata applicata al circuito, non è possibile, dai valori finali delle uscite (che risultano uguali entrambe a ) risalire ai valori iniziali delle uscite stesse. nziché richiedere che la suddetta combinazione di ingresso non venga mai applicata, è opportuno fare in modo che essa non venga mai applicata: è opportuno cioè predisporre una apposita circuiteria, da aggiungere a quella del latch, che eviti che ai due ingressi si presenti lo stesso valore logico. I modi per ottenere questo sono molteplici. Il più semplice è senz altro quello di pilotare sia R sia S mediante solo ingresso, facendo poi in modo che tale ingresso giunga complementato ad uno dei due e non complementato all altro: D S R C Con questo schema, è ovvio che risulta sempre R S: se D=, allora S= ed R=, mentre, se D=, allora S= ed R=. uindi, non può mai essere R=S=. La tavola di verità, per questo latch, si riduce dunque a 4 sole possibilità: utore: Sandro Petrizzelli

13 Circuiti sequenziali - Parte I S R SET RESET Si osserva subito che l uscita all istante t coincide sempre con il valore di Set all istante t, che a sua volta coincide con l ingresso D all istante t, per cui l espressione booleana è semplicemente = D Dopo ogni impulso di clock, l uscita assume il valore che era assunto dall ingresso Set prima dell impulso di clock. Dato, quindi, che l uscita si manifesta evidentemente con un ritardo pari all intervallo di tempo tra l applicazione dell ingresso e l andata ad del clock, il circuito si comporta come una specie di ritardatore del valore del Set. uesto è il motivo per cui si parla di latch di tipo D (dove D è il nome dell unico ingresso che pilota il circuito, a parte ovviamente il clock, e sta appunto per dela). E immediato tracciare la tabella di pilotaggio del circuito: D SET RESET E ovvio che questa tabella non tiene in alcun conto il valore dell ingresso Reset. Il simbolo logico con cui rappresentiamo un latch di tipo D in un circuito logico è il seguente: D C 3 utore: Sandro Petrizzelli

14 ppunti di Elettronica dei sistemi digitali - Capitolo 4 LTCH DI TIPO J-K Un altra possibilità di evitare che i due ingressi R ed S del latch siano entrambi uguali ad è quello di adottare la seguente configurazione: J S K R C Si usano, in questo caso, due linee di ingresso, indicate con J e K, che vanno in ND con le uscite e del latch stesso. Per verificare se, in effetti, R ed S non sono mai entrambi uguali ad, dobbiamo controllare tutte le possibilità, che sono sintetizzate nella tabella seguente: J K S R RESET SET SET RESET La situazione più semplice è quella in cui J=K=, corrispondente alle prime due righe della tabella: in questo caso, infatti, entrambe le porte ND forniscono comunque in uscita il valore, per cui, quale che fosse il precedente valore di e, risulta comunque R=S=, il che significa che e conservano i valori precedenti. Supponiamo adesso che sia J= e K= (3 e 4 riga della tabella): in questo caso, sicuramente risulta S=, mentre il valore di R dipende dal valore di : se =, allora R= e quindi =; se, invece =, allora R=, per cui = (reset). Ripetiamo adesso il discorso nel caso in cui J= e K= (5 e 6 riga della tabella): in questo caso, sicuramente risulta R=, mentre il valore di S dipende dal valore di : se =, ossia se =, allora S= e quindi =; se, invece =, ossia =, allora S=, per cui = (set). utore: Sandro Petrizzelli 4

15 Circuiti sequenziali - Parte I Infine, dobbiamo vedere cosa succede quando J=K= (ultime due righe della tabella). nche in questo caso, tutto dipende dal valore di : se =, allora R= e S=, per cui = (set); se invece =, allora R= e S=, per cui = (reset). bbiamo dunque una nuova tabella della verità, dove però, al contrario del latch S-R, tutte e 8 le combinazioni di ingresso sono lecite. Il latch così ottenute prende il nome di latch di tipo J-K e si rappresenta con il seguente simbolo logico: J K C Dalla tavola della verità possiamo facilmente ricavare la tabella di pilotaggio del latch di tipo J-K: J K SET RESET Le presenti nella tabella sono condizioni don t care, nel senso che è indifferente porre o nelle corrispondenti caselle. Come si nota, l operazione di SET è pilotata solo dall ingresso J, che deve valere, mentre quella di RESET è pilotata solo dall ingresso K, che deve valere. Possiamo anche ricavare l espressione booleana di. In particolare, anziché ricorrere ai mintermini ed alle mappe di Karnaugh, possiamo procedere direttamente per ispezione del circuito: infatti, abbiamo detto che S = J e che R = K ; d altra parte, sappiamo che il latch S-R ha espressione booleana = f (,S,R ) = S R' otteniamo = f, per cui, sostituendovi le espressione di S e di R, (,S,R ) = J ( K )' = J ( K' ' ) = J K' Uso del latch di tipo J-K come divisore di frequenza Una interessante applicazione del latch di tipo J-K si ottiene osservando, dalla tabella della verità, che, quando J=K=, l uscita cambia comunque valore, ossia passa ad se era a oppure passa a se era ad. uesto significa che, se manteniamo J e K pari costantemente ad, l uscita commuta ad ogni impulso di clock. Vediamo allora nel tempo cosa succede. Nella figura seguente sono riportati gli andamenti temporali dei due ingressi J e K, del clock e dell uscita, a partire da un istante t= in cui supponiamo che l uscita fosse a : 5 utore: Sandro Petrizzelli

16 ppunti di Elettronica dei sistemi digitali - Capitolo 4 J=K C t t t bbiamo supposto che, in un certo istante t (nel quale il clock è a ) i due ingressi J e K vengano portati entrambi ad. L effetto di questa variazione di ingresso è nullo finche il clock rimane a. Nel momento in cui il clock va ad, in base alle considerazioni di prima l uscita commuta, passando ad. Essa rimane ad fino al successivo impulso di clock, dove c è una successiva commutazione e così via per gli altri impulsi di clock. Confrontando la forma d onda di uscita con la forma d onda del clock, si tratta in entrambi i casi di onde quadre, di cui però l uscita è a frequenza doppia: se il periodo di clock è T, quello dell uscita è T, per cui la frequenza è /T. bbiamo cioè ottenuto un dimezzamento della frequenza di clock. Ovviamente, l uscita del latch può a sua volta rappresentare l ingresso di clock per un altro latch identico, all uscita del quale si otterrà un ulteriore dimezzamento della frequenza. bbiamo dunque utilizzato un latch di tipo J-K come divisore di frequenza. Ci chiediamo, adesso, cosa succede all uscita se, in un certo istante t successivo a t, i due ingressi J e K vengono riportati a. Supponiamo, ad esempio, che t sia un istante in cui il clock vale, per cui la variazione di ingresso è risentita solo al successivo impulso di clock: se q= nell istante t, al successivo impulso di clock non c è commutazione, in quanto i due ingressi sono entrambi, per cui l uscita rimane ad ; in modo analogo, non c è commutazione se q= nell istante t. uesto significa che, se vogliamo mantenere l uscita a, dobbiamo portare gli ingressi a in un istante in cui l uscita è già ad ; in caso contrario, se cioè scegliamo, per la variazione degli ingressi, un istante in cui l uscita è a, allora l uscita rimane ancora a. t LTCH DI TIPO T Un caso particolare di latch di tipo J-K è quello in cui i due ingressi J e K vengono sempre posti uguali (e indicati con la lettera T): T J K C utore: Sandro Petrizzelli 6

17 Circuiti sequenziali - Parte I E chiaro che, rispetto al latch di tipo J-K visto prima, le possibilità si sono ridotte a 4: T SET RESET uando T=J=K=, l uscita non subisce variazioni. uando, invece, T=J=K=, allora l uscita commuta. uesta tabella della verità evidenzia che l espressione booleana della funzione è semplicemente l EOR di e T: = T = '*T *T' ( ) ( ) E anche immediato ricavare la tabella di pilotaggio del circuito (basta scambiare la seconda e la terza colonna della tabella di verità): T SET RESET Un circuito di questo tipo prende il nome di latch di tipo T (dove T sta per toggle) e si rappresenta nel modo seguente: T C Con questo abbiamo concluso l elenco dei latch di nostro interesse. ppare evidente, dalle descrizioni fatte, che il più versatile è il latch di tipo J-K, con il quale è possibile simulare il funzionamento degli altri 3. uello meno usato è invece il latch di tipo S-R, che, come più volte detto, presenta l inconveniente della combinazione di ingresso S=R= vietata. 7 utore: Sandro Petrizzelli

18 ppunti di Elettronica dei sistemi digitali - Capitolo 4 Flip-Flop INTRODUZIONE Nei paragrafi precedenti, abbiamo visto che, in generale, un latch (cioè un circuito bistabile) è un circuito sincrono, che cioè risente delle eventuali variazioni degli ingressi solo quando il segnale di clock è al livello logico. In particolare, gli impulsi di clock devono essere di durata sufficiente perché ci possa essere la commutazione, in quanto vanno sempre tenuti in conto i ritardi con cui i segnali si propagano da una porta logica all altra. Non solo, ma se indichiamo con T la durata di ciascun impulso di clock (cioè il tempo durante il quale il clock è ad ), la eventuale commutazione del latch, in presenza di una opportuna variazione dell ingresso, può avvenire in un qualsiasi istante compreso nell intervallo T. uesta caratteristica è abbastanza scomoda in molte applicazioni, nelle quali, invece, sarebbe preferibile avere l eventuale commutazione solo in istanti ben precisi. Il flip-flop risponde proprio a questa esigenza: esso funziona con meccanismi identici al latch, ma con la differenza che le commutazioni avvengono o durante il tempo di salita degli impulsi di clock o durante il tempo di discesa. E chiaro che anche i tempi di salita e di discesa hanno una durata finita, ma essa è comunque di gran lunga inferiore rispetto alla durata T di ciascun impulso. Ci si esprime dicendo che il latch è un dispositivo level-triggered (che cioè commuta sul livello dell impulso di clock), mentre il flip-flop è un dispositivo edge-triggered (che cioè commuta sul bordo, iniziale o finale, dell impulso di clock). SCHEM LOGICO DI UN FLIP-FLOP DI TIPO J-K Un flip-flop si ottiene facilmente usando latch connessi in cascata secondo uno schema di tipo master-slave. d esempio, per realizzare un flip-flop di tipo J-K usando due latch, si adotta uno schema del tipo seguente: J J S K K R C utore: Sandro Petrizzelli 8

19 Circuiti sequenziali - Parte I Dato che ogni latch di tipo J-K non fornisce mai uscite uguali, siamo certi che gli ingressi del latch di tipo S-R siano sempre diversi. Il segnale di clock, come si vede, è complementato in uno dei due latch, per cui gli andamenti dei singoli segnali di clock sono i seguenti: C =C C t Per comprendere il funzionamento del circuito, supponiamo di unire J e K, in modo che il latch di tipo J-K diventi un latch di tipo T. Ciò significa, in base a quanto visto nei paragrafi precedenti, che il latch commuta ad ogni impulso di clock. Supponiamo allora che l uscita, all istante t=, sia ad. Nell istante t in cui il clock va ad, il latch commuta, per cui diventa = e =. uesta commutazione avviene mentre il clock è a, per cui il latch non commuta, finche il suo clock va ad, il che accade quando il clock C non affronta il proprio fronte di discesa. uando questo avviene, il latch commuta e quindi commuta l intero flip-flop. t C =C in questo istante commuta in latch t C in questo istante commuta in flip-flop t t t uindi, mentre il latch commuta quando arriva l impulso di clock, il latch, cioè il flip-flop nel suo complesso, commuta solo quando termina l impulso di clock. Se la variazione dell ingresso avvenisse durante un impulso di clock, ma cessasse prima della fine dell impulso stesso, il flip-flop non commuterebbe. uesta è dunque la differenza fondamentale tra un latch ed un flip-flop: mentre il latch è un dispositivo trasparente alla variazione di ingresso, il flip-flop non lo è, in quanto quello che avviene durante gli impulsi di clock non sortisce alcun effetto sull uscita. Concludiamo che il simbolo logico di un flip-flop di tipo J-K è assolutamente identico a quello di un latch di tipo J-K, per cui noi distingueremo il flip-flop semplicemente inserendo il simbolo FF all interno del simbolo: 9 utore: Sandro Petrizzelli

20 ppunti di Elettronica dei sistemi digitali - Capitolo 4 J K C FF RPPRESENTZIONE DEI FLIP-FLOP MEDINTE GRFI ORIENTTI E molto comodo descrivere il funzionamento dei flip-flop usando dei grafi orientati. Per fare questo, però, bisogna preventivamente fare una distinzione tra lo stato di un flip-flop e l uscita di un flip-flop: in generale, noi abbiamo detto che un circuito sequenziale ha la caratteristica per cui l uscita in un determinato istante dipende sia dal valore dell ingresso nell istante precedente sia dallo stato del circuito nell istante precedente. Tale stato è rappresentato da un certo numero di variabili di stato, che non necessariamente coincidono con le uscite del circuito stesso. Ciò non toglie che anche l uscita di un circuito sequenziale in un certo istante possa rappresentare lo stato del circuito, necessario a determinare l uscita nell istante successivo, noto che sia l ingresso applicato. Tipico caso è proprio quello dei latch e dei flip-flop, nei quali abbiamo visto che l uscita in un determinato istante dipende sia dal valore dell ingresso nell istante precedente sia dall uscita del circuito nell istante precedente. Fatta questa premessa, supponiamo di avere un flip-flop di tipo J-K. Vogliamo ricavare il grafo orientato di questo FF (flip-flop). tal fine, riportiamo la tabella della verità e la corrispondente tabella di pilotaggio del FF: J K S R J K RESET SET SET RESET SET RESET Come detto prima, l uscita all istante generico t dipende sia dai valori degli ingressi J e K all istante t sia dal valore dell uscita stessa all istante t. Possiamo allora considerare come uscita Z il valore di e come stato il valore di. E evidente che sia l uscita, sia lo stato sia i due ingressi x =J e x =K possono assumere solo valori binari. In particolare, dato che lo stato può assumere solo valori ed, avremo due possibili stati per il flip-flop, che indichiamo rispettivamente con e. Con queste assunzioni, possiamo sintetizzare il funzionamento del FF, in termini di cambiamenti di stato (=uscita) dovuti ai valori dell ingresso, mediante una tabella, che sarà fatta nel modo seguente: utore: Sandro Petrizzelli

21 Circuiti sequenziali - Parte I s.p. \ xx uesta tabella, detta tabella degli stati, si legge in questo modo: la prima colonna indica i possibili stati del FF ( s.p. sta per stato presente, proprio per indicare che si ipotizza di partire da quel particolare stato indicato dalla colonna); le successive colonne indicano in quale stato passa il FF a seguito di ciascuna combinazione di ingresso (gli ingressi sono indicati con x e x ). d esempio, partendo dallo stato (corrispondente a =), il circuito rimane in se gli ingressi sono o (cioè se il J viene comunque lasciato a ), mentre va in (corrispondente a =) se gli ingressi sono o (cioè se il J viene posto ad ). In modo analogo, partendo dallo stato, il circuito rimane in se gli ingressi sono o, mentre va in se gli ingressi sono o. uindi, mentre la prima colonna indica l ipotetico stato presente, le altre colonne indicato lo stato successivo, in funzione della combinazione di ingresso. Possiamo allora rappresentare graficamente il comportamento del circuito, espresso da quella tabella, mediante un grafo orientato a due stati: Ovviamente, questo grafo è riferito alle transizioni di stato, ossia al modo con cui varia lo stato a seconda della combinazione di ingresso applicata. D altra parte, però, dato che l uscita corrisponde allo stato, di fatto il grafico indica anche le transizioni dell uscita. In generale, in un circuito sequenziale non è detto che lo stato coincida con l uscita, per cui è necessario indicare, oltre alle variazioni di stato, anche quelle dell uscita. Per fare questo, abbiamo due distinte possibilità: nel caso in cui, per il circuito considerato, l uscita all istante t dipende sia dallo stato all istante t sia dall ingresso all istante t, si parla di macchina di Meal: in questo caso, dobbiamo indicare l uscita cui si porta il circuito sugli archi che indicano la transizione da uno stato all altro; con riferimento al FF prima descritto, abbiamo perciò quanto segue: utore: Sandro Petrizzelli

22 ppunti di Elettronica dei sistemi digitali - Capitolo 4 se, invece, per il circuito considerato, l uscita all istante t dipende solo dallo stato all istante t, allora si parla di macchina di Moore: in questo caso, qualunque sia la combinazione di ingresso applicata, l uscita dipende dallo stato a cui si porta la macchina, per cui l uscita stessa va indicata in corrispondenza degli stati del circuito; con riferimento ancora al FF di prima, abbiamo quanto segue: / / E chiaro che, quando l uscita coincide con lo stato, come nel FF appena considerato, allora siamo in presenza di una macchina di Moore, per cui il fatto di indicare anche l uscita diventa in qualche modo superfluo, se si è preventivamente specificata la coincidenza tra i nomi degli stati ( e nel considerato) e i valori delle uscite ( e nel caso considerato). Non solo, ma è evidente che una macchina di Moore si può trasformare in una macchina di Meal: basta indicare l uscita sugli archi che congiungono i vari stati (anche in questo caso, se l uscita coincide con lo stato, allora l indicazione dell uscita è ridondante). Ovviamente, così come possiamo tracciare una tabella degli stati, allo stesso modo possiamo tracciare anche una tabella delle uscite, ossia indicare schematicamente a quale valore si porta l uscita a seguito dell applicazione di una particolare combinazione di ingresso e in funzione dello stato di partenza. uesta tabella sarà però diversa a seconda che si consideri una macchina di Meal o una macchina di Moore. Per una macchina di Meal, l uscita andrà indicata in funzione dello stato e dell ingresso. Se consideriamo ad esempio il FF J-K visto prima, abbiamo la seguente tabella delle uscite: s.p. \ xx Noto lo stato e nota la combinazione di ingresso, le colonne della tabella indicano il valore finale dell uscita. Ovviamente, nessuno ci impedisce di unire la tabella degli stati e la tabella delle uscite in un unica tabella, in modo da avere una rappresentazione schematica completa del funzionamento del circuito: s.p. \ xx Diverso è invece il caso delle macchine di Moore, nelle quali l uscita è univocamente determinata dallo stato. In questo caso, la tabella si riduce ad una indicazione del valore dell uscita corrispondente a ciascuno stato: con riferimento al grafo tracciato prima, abbiamo che utore: Sandro Petrizzelli

23 Circuiti sequenziali - Parte I stato uscita nche in questo caso possiamo unificare la tabella degli stati e quella delle uscite: s.p. \ xx uscita Come detto prima, la colonna relativa all uscita indica solo il valore dell uscita corrispondente a ciascuno stato. E evidente che, quando l uscita coincide con lo stato, come nel caso del FF di tipo J-K, allora le rappresentazioni di Meal e di Moore, e le rispettive tabelle, sono del tutto equivalenti tra loro. In generale, invece, questo non è vero. Consideriamo adesso un FF di tipo S-R, del quale vogliamo ricavare il grafo orientato e le corrispondenti tabella degli stati e delle uscite. tal fine, riportiamo nuovamente la tabella di pilotaggio di un FF di tipo S-R: S R SET RESET ssociando ancora una volta lo stato all uscita (per cui corrisponde a = e corrisponde a =), il grafo orientato è fatto nel modo seguente: Si nota immediatamente una differenza con il grafo orientato di un FF di tipo J-K: infatti, si osserva che le combinazioni di ingresso necessarie per il cambiamento di stato sono, in questo caso, una per ogni stato, mentre, nel caso del FF di tipo J-K, erano due per ogni stato. Dal grafo appena tracciato siamo in grado di tracciare la tabella degli stati e la tabella delle uscite: s.p. \ xx 3 utore: Sandro Petrizzelli

24 ppunti di Elettronica dei sistemi digitali - Capitolo 4 Sono ovviamente presenti delle condizioni don t care, dovute al fatto che anche la tabella di pilotaggio ne possiede. La presenza delle nella tabelle delle uscite, in particolare, indica la presenza di sequenze non specificate per la rete combinatoria. Potremmo tracciare anche la tabella secondo la rappresentazione di Moore, ma abbiamo prima visto che, per circuiti di questo tipo (in cui l uscita corrisponde con lo stato), le due rappresentazioni sono equivalenti. Limitiamoci allora a disegnare il grafo orientato secondo la rappresentazione di Moore: / / Passiamo adesso ad un FF di tipo D, la cui tabella di pilotaggio è di seguito riportata: D SET RESET In questo caso, sappiamo che l ingresso è unico (l ingresso D pilota infatti l ingresso S direttamente, mentre pilota l ingresso R tramite il complemento). Il corrispondente grafo orientato è fatto nel modo seguente: / / / / Dal grafo appena tracciato siamo in grado di tracciare la tabella degli stati e la tabella delle uscite: s.p. \ x (ovviamente x indica l ingresso D). Per concludere, consideriamo un FF di tipo T (che si ottiene da un J-K ponendo in corto i due ingressi) la cui tabella di pilotaggio è di seguito riportata: utore: Sandro Petrizzelli 4

25 Circuiti sequenziali - Parte I T SET RESET Il corrispondente grafo orientato è fatto nel modo seguente: / / / / Dal grafo ricaviamo la tabella degli stati e la tabella delle uscite: s.p. \ x uello di rappresentare un FF mediante dei grafi orientati è un modo molto utile per ricondurci alla rappresentazione di un circuito sequenziale (quale appunto è un FF) sotto forma di circuito combinatorio e circuito di memoria: Consideriamo, per esempio, un FF di tipo J-K, avente quindi due ingressi (che indichiamo con x e x ) e una sola uscita (che indichiamo con Z): 5 utore: Sandro Petrizzelli

26 ppunti di Elettronica dei sistemi digitali - Capitolo 4 L insieme delle combinazioni degli ingressi si chiama alfabeto di ingresso e si indica con I. Ciascun elemento di questo alfabeto è dunque una configurazione di ingresso, che chiameremo simbolo dell alfabeto. Per esempio, nel caso di un FF di tipo J-K, avendo ingressi ci sono 4 possibili configurazioni di ingresso, per cui l alfabeto I conterrà 4 simboli: I = {,,,} In modo del tutto analogo, l insieme delle combinazioni di uscita si chiama alfabeto di uscita e si indica con O. Nel caso di un FF di tipo J-K, avendo uscita, ci sono possibili configurazioni di uscita, per cui l alfabeto O conterrà simboli: O = {,} Le variabili che escono dal circuito di memoria e si aggiungono agli ingressi veri e propri della parte combinazionale sono le variabili di stato presente del circuito. Ogni combinazione delle variabili di stato presente individua lo stato presente del circuito. L insieme degli stati, ossia l insieme di tutte le possibili configurazioni delle variabili di stato, è detto insieme di stato (indicato con S). nche le variabili Y sono variabili di stato, ma ogni loro combinazione rappresenta lo stato successivo del circuito, ossia lo stato dopo l applicazione dell ingresso nell istante considerato. Esse sono dunque variabili di stato successivo. Consideriamo adesso un flip-flop di tipo T. Essendo un circuito sequenziale, il FF è scomponibile in un circuito combinatorio e in un circuito di memoria; quest ultimo concorre a determinare gli ingressi del circuito combinatorio e presenta come ingresso le uscite dello stesso circuito combinatorio. Vogliamo allora separare, per un flip-flop di tipo T, la parte combinatoria e la parte di memoria, secondo uno schema del tipo seguente: utore: Sandro Petrizzelli 6

27 Circuiti sequenziali - Parte I L ingresso vero e proprio al flip-flop è indicato con x; l uscita è indicata con Z; l unica variabile di stato in uscita dal circuito di memoria (variabile di stato presente) è indicata con, mentre quella in ingresso al circuito di memoria (variabile di stato successivo) è indicata con Y. Cominciamo a sintetizzare l uscita Z del FF, che dipende dall ingresso vero e proprio (il segnale al morsetto x) e dall uscita all istante precedente. Non dobbiamo far altro che sintetizzare una funzione booleana Z di due variabili, la cui tabella della verità è fatta nel modo seguente: x Z uesta tabella si ricava direttamente dalla tabella di pilotaggio del flip-flop di tipo T. Nota la tabella di verità di Z, possiamo procedere alla sintetizzazione della funzione mediante il semplice metodo delle mappe di Karnaugh: \ x Z = x' x' Dato che la mappa non presenta implicanti primi, vanno considerati entrambi i mintermini della funzione, per cui l espressione di Z è quella indicata. desso dobbiamo sintetizzare la funzione Y =T che rappresenta l ingresso alla parte di memoria. Lo possiamo fare basandoci sulla tabella degli stati e sulla tabella di pilotaggio. Le due tabelle sono riportate qui di seguito (nella tabella degli stati si è posto direttamente = e =): T SET RESET s.p. \ x 7 utore: Sandro Petrizzelli

28 ppunti di Elettronica dei sistemi digitali - Capitolo 4 La funzione Y da sintetizzare è sempre un funzione booleana delle variabili e x: essa presenta un (cioè un mintermine) solo quando l uscita del flip-flop commuta (da a oppure da a ); di conseguenza, osservando la tabella degli stati, dobbiamo verificare per quali combinazioni di e x, la stessa (cioè lo stato presente) e la Y (cioè lo stato successivo) cambiano: \ x Si osserva che lo stato cambia solo quando x= e per entrambi i valori di. Otteniamo dunque la seguente tabella della verità per la funzione Y : x Z Nota la tabella di verità di Z, possiamo procedere alla sintetizzazione della funzione mediante il metodo delle mappe di Karnaugh: \ x Y = x questo punto, possiamo disegnare lo schema completo del nostro FF di tipo T: x Z T Y utore: Sandro Petrizzelli 8

29 Circuiti sequenziali - Parte I PPLICZIONE: RICONOSCITORE DI CODICE (O DI SEUENZE) Un riconoscitore di codice è un circuito logico che, ricevendo in ingresso un segnale logico continuo, riconosce all interno di esso una particolare sequenza pre-programmata. Supponiamo, ad esempio, che il segnale all ingresso del circuito sia costituito dalla seguente sequenza di bit: Ricevendo in ingresso questa sequenza, il circuito deve verificare se, all interno di essa, è presente o meno una particolare sequenza di un numero prefissato di bit: per esempio, supponiamo che tale sequenza sia, per cui il circuito deve verificare se e quante volte essa si presenta in ingresso. Per indicare il riconoscimento della sequenza, supponiamo che l uscita Z del circuito debba andare ad : questo significa che il circuito deve porre Z= ogni volta che riconosce la sequenza: ingresso uscita 3 riconoscimento 3 riconoscimento La sequenza si presenta per la prima volta dopo bit, ma ovviamente il circuito può riconoscerne la presenza solo dopo che tutti e 3 i bit della sequenza stessa sono giunti, per l corrispondente al riconoscimento giunge dopo 5 bit. E chiaro che un circuito può funzionare in quanto modo solo se, in ogni istante, ha memoria dei due bit giunti nei due istanti precedenti, in modo da effettuare i confronti per ogni terna di bit consecutivi. Il nostro scopo è quello di sintetizzare questo circuito. La prima considerazione da fare è proprio relativa alla necessità di memorizzare i bit precedenti: sappiamo che singolo flip-flop è in grado di memorizzare solo bit, per cui, per memorizzarne, avremo bisogno di almeno flip-flop. La presenza di questi flip-flop ci dice immediatamente che il circuito sarà di tipo sequenziale, per cui possiamo ancora una volta aiutarci usando i grafi orientati. In casi come questo, conviene sempre tracciare, per prima cosa, il grafo orientato rappresentativo dell intero circuito. uesto presuppone l individuazione del numero di stati del circuito. uesto numero può essere individuato facilmente: stato nessuno o tutti i bit in sequenza stato primo bit in sequenza verificato stato C secondo bit in sequenza verificato Con queste posizioni, il grafo orientato, secondo la rappresentazione di Meal, diventa il seguente: / / / / / / C 9 utore: Sandro Petrizzelli

30 ppunti di Elettronica dei sistemi digitali - Capitolo 4 Supponiamo che la macchina parta dallo stato : se riceve un, sicuramente questo non appartiene alla sequenza, visto che tale sequenza comincia con uno, per cui la macchina rimane in e aspetta il bit successivo. Se riceve uno, allora è possibile che questo appartenga alla sequenza, per cui la macchina si porta in, lasciando ovviamente l uscita ancora in. partire da, la macchina passa in C (lasciando ancora l uscita a ) se riceve un, in quanto è possibile che anche l ricevuto appartenga alla sequenza. Se, anche partendo da C, la macchina riceve un, allora la sequenza è effettivamente stata ricevuta, per cui la macchina si riporta in (pronta per i successivi bit), ma questa volta porta l uscita ad. Se consideriamo la sequenza presa prima a titolo di esempio, i passaggi di stato sono i seguenti: ingresso 3 3 stato/uscita C / C C / C C Se adesso volessimo descrivere lo stesso funzionamento, utilizzando però una rappresentazione di Moore, siamo costretti ad aggiungere un altro stato, in quanto l uscita non dipende solo dallo stato, ma anche dall ingresso, come si deduce dalle transizioni a partire dallo stato C. La rappresentazione di Moore sarà allora la seguente: / / C/ D/ questo punto possiamo già fare una osservazione importante: avendo uno stato in più rispetto a prima e dovendo poi codificare ciascuno stato mediante una combinazione di bit, è possibile che sia necessario usare un numero di bit maggiore di quello richiesto per la rappresentazione di Meal prima considerata e cioè di un numero maggiore di flip-flop. Possiamo anche osservare una cosa di carattere generale. Intanto, si definisce ciclo chiuso, in un grafo orientato, un percorso che, partendo da un certo stato, torni nello stesso stato senza mai percorrere lo stesso arco due volte. uesta definizione significa che, per descrivere un ciclo chiuso, dobbiamo partire da un certo stato e tornare nello stesso stato percorrendo però archi via via diversi. Si nota, allora, che un ciclo chiuso, all interno di una macchina come le due (Meal e Moore) appena rappresentate, non può essere più grande del numero degli stati. La lunghezza di un ciclo corrisponde in pratica al numero di istanti necessari a percorrerlo e quindi anche al corrispondente numero di combinazioni di ingresso. Nel caso particolare in cui l ingresso è unico, allora la lunghezza del ciclo corrisponde al numero di bit necessari per partire dallo stato iniziale e tornare nello stesso istante. d esempio, nel caso della macchina di Moore rappresentata nell ultima E ovvio che fanno eccezione a questa regola i cicli chiusi corrispondenti ad archi che si richiudono sullo stesso stato da cui sono partiti: in questo caso, la lunghezza del ciclo è infinita. utore: Sandro Petrizzelli 3

31 Circuiti sequenziali - Parte I figura, c è un ciclo che, partendo da, riporta in passando per, per C e per D; la lunghezza del ciclo è 4, in quanto 4 sono le transizioni necessario a percorrerlo; essendo l ingresso unico, sono anche 4 i bit necessari a percorrere al ciclo. E inoltre facile verificare che non ci sono cicli di lunghezza maggiore di 4 (dove 4 è il numero di stati), in accordo a quanto detto poco fa. Osserviamo ancora che il numero degli stati può essere finito, infinito o infinito numerabile: se è finito, come nei circuiti sequenziali, allora si parla di macchine a stati finiti (FSM - Finite State Machine) e sono queste le uniche macchine che si possono realizzare nella pratica e che quindi noi studiamo. Tornando adesso ai grafi orientati, tracciamo le corrispondenti tabelle degli stati e delle uscite: con riferimento alla macchina di Meal, abbiamo quanto segue: s.p. \ x C C con riferimento, invece, alla macchina di Moore (in cui l uscita dipende solo dallo stato), che presenta anche lo stato D, abbiamo quanto segue: s.p. \ x Z C C D D Una volta ricavato il diagramma logico del circuito, è abbastanza agevole ricavare il corrispondente circuito sequenziale, che sarà ancora una volta composto da una parte combinatoria e da una parte di memoria; quest ultima, a sua volta, sarà in questo caso costituita da tante memorie (cioè tanti flip-flop) quanti sono i bit da memorizzare: in questo caso, i bit da memorizzare sono, per cui avremo flip-flop, secondo uno schema del tipo seguente: 3 utore: Sandro Petrizzelli

32 ppunti di Elettronica dei sistemi digitali - Capitolo 4 In modo alternativo, potevamo affermare che, per codificare 3 distinti stati, sono necessarie variabili di stato (cioè appunto flip-flop): infatti, se n sono gli stati da codificare e k i bit da usare per la codificazione, deve sussistere la relazione k n Nel nostro caso, essendo n=3 gli stati, servono k= variabili di stato, con le quali possiamo codificare =4 stati diversi. Chiaramente, dovendo assegnare a ciascuno stato una configurazione, ci sarà una configurazione non utilizzata e vedremo nel seguito quale conseguenze può avere la presenza di una o più configurazioni non utilizzate. Una volta stabilito il numero di variabili di stato, dobbiamo eseguire la fase di assegnazione, nel senso che dobbiamo associare a ciascuno stato una corrispondente configurazione di variabili di ingresso. Per esempio, possiamo fare la seguente scelta: = stato = = stato = = stato C = = configurazione = non assegnata La scelta delle assegnazioni è del tutto arbitraria, ma vedremo in seguito che ci sono comunque delle conseguenze delle associazioni fatte: vedremo che una opportuna scelta delle assegnazioni può portare alla semplificazione del conseguente circuito logico finale. Vedremo anche che, in generale, non esiste un criterio per scegliere l associazione ottimale: bisogna valutare caso per caso. Una volta effettuata la fase di assegnazione, possiamo passare alla sintetizzazione vera e proprio del circuito logico. questo scopo, riprendiamo la tabella degli stati e delle uscite della FSM che stiamo considerando: s.p. \ x ( = ) ( = ) ( = C) Una FSM di questo tipo si dice che è completamente specificata, in quanto, per ogni stato presente e per ogni possibile valore dell ingresso, sono indicati sia lo stato successivo sia l uscita. Se anche una sola di queste informazioni non fosse indicata, allora la macchina si direbbe non completamente specificata. L importanza delle FSM completamente specificate riguarda la minimizzazione del numero di stati: infatti, come vedremo meglio nei discorsi che seguono, possono esiste diverse FSM che realizzano una determinata funzione logica e ciascuna FSM corrisponde ad un preciso circuito logico; la complessità di quest ultimo deriva essenzialmente dal numero di stati posseduto dalla FSM, per cui ha senso chiedersi se esiste (e se si può trovare), per ciascuna funzione logica, una FSM minima, che cioè contenga il numero minimo di stati. Vedremo allora che questo utore: Sandro Petrizzelli 3

33 Circuiti sequenziali - Parte I problema ammette una soluzione, che poi è anche unica, solo se la FSM considerata è completamente specificata. Chiusa questa parentesi, torniamo alla sintesi della macchina: con questa espressione intendiamo la determinazione del circuito (combinatorio) che serve sia pilotare i flip-flop sia a generare l uscita desiderata. E intuitivo che tale circuito combinatorio dipende, in generale, dal tipo di flip-flop utilizzati. Dobbiamo allora scegliere tra i flip-flop da noi conosciuti: escludendo direttamente il FF di tipo S-R, abbiamo FF di tipo D, di tipo T e di tipo J-K. Come primo caso, scegliamo un flip-flop di tipo D, del quale è opportuno riportare ancora una volta la tabella di pilotaggio: D SET RESET Ricordiamo anche che l espressione booleana dell uscita di questo flip-flop è semplicemente =D. Lo schema generale del circuito che ci accingiamo a realizzare sarà dunque il seguente: Le funzioni da sintetizzare sono l uscita Z e Y =D,Y =D. Le variabili di ingresso per queste funzioni sono l ingresso e,. Cominciamo, per esempio, da Y, che corrisponde all ingresso D del primo flip-flop. Dobbiamo far riferimento, ancora una volta, alla tabella degli stati: \ x Come si osserva nella tabella di pilotaggio del flip-flop di tipo D, la funzione D vale quando l uscita si trova ad. uesto significa che la funzione D avrà un (cioè un mintermine) in corrispondenza delle combinazioni di x,, per le quali Y =; allora, ci basta osservare la tabella degli stati e individuare le combinazioni di x,, per le quali risulta Y =: 33 utore: Sandro Petrizzelli

34 ppunti di Elettronica dei sistemi digitali - Capitolo 4 \ x bbiamo sola combinazione, corrispondente quindi ad solo mintermine. Possiamo allora tracciare la seguente tabella della verità: x Y ll unico mintermine trovato prima abbiamo aggiunto le due condizioni don t care corrispondenti al fatto che la configurazione = e = è risultata inutilizzata. questa tabella corrisponde la seguente mappa di Karnaugh (ad 8 caselle visto che le variabili di ingresso sono 3): \ x Se allora poniamo ad solo la condizione don t care corrispondente al mintermine 7, è evidente che l espressione booleana della funzione è = D x Y = In modo analogo dobbiamo adesso procedere per Y, individuando cioè, sulla tabella degli stati, le combinazioni di x,, per le quali Y =: \ x utore: Sandro Petrizzelli 34

35 Circuiti sequenziali - Parte I bbiamo 3 combinazioni, cui corrispondono quindi 3 mintermini. ggiungendo ancora una volta le due condizioni don t care corrispondenti a e poste entrambe ad, otteniamo la seguente tabella della verità: x Y La corrispondente mappa di Karnaugh è la seguente: \ x Se poniamo ad solo la condizione don t care corrispondente al mintermine 6, otteniamo un subcubo di ordine, cui corrisponde = D x' L ultima funzione da sintetizzare è l uscita Z: Y = \ x ( = ) ( = ) ( = C) x Z Come si nota dalla tabella delle uscite, c è una sola combinazione di x,, per la quale risulta Z=, ossia solo mintermine, cui si sono aggiunte le solite due condizioni don t care. La corrispondente mappa di Karnaugh è la seguente: 35 utore: Sandro Petrizzelli

36 ppunti di Elettronica dei sistemi digitali - Capitolo 4 \ x Se poniamo ad solo la condizione don t care corrispondente al mintermine 7, otteniamo un subcubo di ordine, cui corrisponde = x Z questo punto, conoscendo le espressioni booleane delle tre funzioni che il circuito combinazionale deve realizzare, possiamo tracciare lo schema logico del circuito combinazionale, in modo da ottenere lo schema logico dell intero circuito sequenziale: Ovviamente, abbiamo perfezionato lo schema includendo l ingresso di clock 3 dei due flip-flop. In conclusione, abbiamo un circuito sequenziale la cui parte di memoria è costituita da flip-flop di tipo D e la cui parte combinatoria è costituita da porte ND e una porta NOT. uesto è quello che si ottiene se si utilizzano flip-flop di tipo D. Vediamo allora se e come cambiano le cose se utilizziamo flip-flop di tipo T: 3 L impulso di clock giunge sincronicamente ai bit in ingresso utore: Sandro Petrizzelli 36

37 Circuiti sequenziali - Parte I utore: Sandro Petrizzelli 37 Le differenze, con il caso precedente, derivano evidentemente dal fatto che la tabella di pilotaggio del FF di tipo T, riportata qui di seguito, è diversa da quella del FF di tipo D: RESET SET T In questo caso, dobbiamo tener presente che la funzione T ha un (cioè un mintermine) quando l uscita commuta (da ad oppure da a ). Naturalmente, dato che il funzionamento dei FF influisce solo sulle funzioni Y e Y, la funzione di uscita Z rimane identica al caso precedente. Considerando, quindi, solo le funzioni Y =T e Y =T, abbiamo quanto segue: x T x \ T x x \ =

38 ppunti di Elettronica dei sistemi digitali - Capitolo 4 \ x x T \ x T = ' x' x Note le espressioni booleane delle funzioni T e T, possiamo procedere nuovamente alla sintetizzazione del circuito combinatorio: Facciamo osservare che, nello schema appena disegnato, si è usata una porta NOT per invertire : in effetti, si tratta di una operazione inutile, in quanto sappiamo che i flip-flop danno sia l uscita sia il suo complemento, per cui basta prelevare ' direttamente dal terminale, risparmiando così una porta. d ogni modo, si osserva che il circuito combinatorio risulta più complicato (cioè con un numero di porte maggiore) rispetto al precedente. Concludiamo adesso questo esempio supponendo di utilizzare, per il circuito di memoria, due flip-flop di tipo J-K, la cui tabella di pilotaggio è fatta nel modo seguente: J K SET RESET utore: Sandro Petrizzelli 38

39 Circuiti sequenziali - Parte I La prima differenza sostanziale, con i due casi precedenti, è nel fatto che le funzioni da sintetizzare sono questa volta 4 (J,K,J,K ), per cui dovremo costruire 4 distinte mappe di Karnaugh. Dal punto di vista delle tabelle di verità da ricavare, osserviamo quanto segue: la funzione J presenta un (cioè un mintermine) solo quando l uscita commuta da ad ; presenta poi due condizioni don t care, quando l uscita rimane oppure quando commuta da a ; la funzione K presenta invece un (cioè un mintermine) solo quando l uscita commuta da a ; presenta inoltre due condizioni don t care, quando l uscita rimane oppure quando commuta da a. Cominciamo dalla funzione J, i cui mintermini si ottengono in corrispondenza di quelle combinazioni di x,, per le quali l uscita va da ad : \ x Come si vede, abbiamo un mintermine in corrispondenza di x=, = e =, ma abbiamo anche due condizioni don t care, in corrispondenza di x=, = e = e di x=, = e =. questa condizione don t care si aggiungono poi quelle dovute al fatto che la configurazione di stato = e = non è stata assegnata. Di conseguenza, abbiamo la seguente tabella della verità: x J La corrispondente mappa di Karnaugh, comprendente 4 condizioni don t care, è la seguente: \ x utore: Sandro Petrizzelli

40 ppunti di Elettronica dei sistemi digitali - Capitolo 4 Se poniamo ad solo la condizione don t care corrispondente al mintermine 7, otteniamo un subcubo di ordine, cui corrisponde la funzione J = x Passiamo adesso alla funzione K, che avrà un mintermine in corrispondenza di quelle combinazioni di x,, per le quali l uscita va da a : \ x bbiamo ancora una volta un solo mintermine, in corrispondenza di x=, = e =, ma abbiamo diverse condizioni don t care (dato che la funzione K presenta condizione don t care quando l uscita del flip-flop rimane oppure quando commuta da ad ). Di conseguenza, abbiamo la seguente tabella della verità: x K La corrispondente mappa di Karnaugh, comprendente ben 6 condizioni don t care, è la seguente: \ x E interessante notare, dal confronto di questa mappa di Karnaugh con quella della funzione J, che ad ogni o della mappa di J corrisponde sempre una nella mappa di K. Stesso discorso varrà, tra un attimo, per le mappe di J e K. In questo caso, la semplificazione è estremamente semplice, in quanto ci basta porre ad tutte le condizioni don t care per concludere che K = Porre K = significa, fisicamente, collegare direttamente all alimentazione il pin K del flip-flop numero. utore: Sandro Petrizzelli 4

41 Circuiti sequenziali - Parte I utore: Sandro Petrizzelli 4 bbiamo dunque completato il circuito di pilotaggio del primo flip-flop. In modo analogo, dobbiamo procedere per il secondo flip-flop. Cominciamo dalla funzione J : J x x \ La corrispondente mappa di Karnaugh è la seguente: x \ Se poniamo ad le condizioni don t care corrispondenti ai mintermini e 6, otteniamo un subcubo di ordine, cui corrisponde la funzione J = x' Infine, consideriamo la funzione K : K x x \ La corrispondente mappa di Karnaugh è la seguente:

42 ppunti di Elettronica dei sistemi digitali - Capitolo 4 \ x Ponendo ad le condizioni don t care sulla seconda colonna (mintermini,5 e 7), otteniamo ancora una volta un subcubo di ordine, cui corrisponde la funzione K = x questo punto, siamo in grado di sintetizzare il circuito combinatorio nel suo complesso: La cosa più interessante da notare è che, nonostante siano aumentate, rispetto ai casi precedenti, le funzioni da sintetizzare, il circuito di pilotaggio si è decisamente semplificato. utore: SNDRO PETRIZZELLI [email protected] sito personale: succursale: utore: Sandro Petrizzelli 4