Minimizzazione degli Stati in una Rete Sequenziale Sincrona

Documenti analoghi
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 10

Sintesi Sequenziale Sincrona. Mariagiovanna Sami Corso di reti Logiche 8 Anno

Minimizzazione degli stati di reti sequenziali asincrone (RSA) / sincrone (RSS)

Sintesi di Reti sequenziali Sincrone

Sintesi di Reti Sequenziali Sincrone

Sintesi di reti sequenziali

Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone

LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 9

Corso di Reti Logiche

Sintesi di Reti sequenziali Sincrone

Analisi e Sintesi di circuiti sequenziali

Macchine sequenziali: minimizzazione degli stati

Funzioni uscita e stato prossimo

Minimizzazione degli stati nelle Macchine Sequenziali ing. Alessandro Cilardo

Automa a Stati Finiti (ASF)

Reti Logiche A II Prova - 11 febbraio 2008

Sintesi Sequenziale Sincrona

Introduzione ai grafi. Introduzione ai grafi p. 1/2

Introduzione ai grafi. Introduzione ai grafi p. 1/2

Introduzione. Sintesi Sequenziale Sincrona. Modello del circuito sequenziale. Progetto e strumenti. Il modello di un circuito sincrono può essere

RIDUZIONE DEL NUMERO DI STATI DI UN AUTOMA

Reti Logiche A II Prova - 1 febbraio 2010

Calcolatori Elettronici Parte III

Reti Logiche Appello del 1 marzo 2011

Sintesi Sequenziale Sincrona

Capitolo 4 Reti Sequenziali. Reti Logiche T

Macchine sequenziali. Automa a Stati Finiti (ASF)

Minimizzazione di Reti Logiche Combinatorie Multi-livello. livello

Sintesi di circuiti sequenziali

Introduzione - Modello. Introduzione - progetto e strumenti

Macchine Sequenziali

Reti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010 ASF

I Indice. Prefazione. Capitolo 1 Introduzione 1

NOME e COGNOME (stampatello): Compito A. Esercizio 1 (8 punti) Minimizzare l automa in tabella e disegnare l automa minimo.

Minimizzazione di Reti Logiche Combinatorie Multi-livello

2 Introduzione È più semplice comprendere i sistemi hardware digitali considerando le modalità con cui vengono descritti, che possono essere distinte

Sintesi di Reti Combinatorie Ottimizzazione di Reti Combinatorie a Due Livelli: Metodo di Quine. Metodo di Quine-McCluskey per più funzioni

Sintesi di Reti Sequenziali Sincrone

Compito di analisi e sintesi dei circuiti digitali

Sintesi di Reti Sequenziali Sincrone

Richiami di Matematica. 1. Insiemi, relazioni, funzioni. 2. Cardinalitá degli insiemi infiniti e numerabilitá. 3. Notazione asintotica.

Reti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Reti Sequenziali

Somma 3-bit. somma 3-bit con I/O sequenziale. somma 3-bit con I/O sequenziale. Osservazione

Le relazioni tra due insiemi

Tutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata. Corso di Laurea in Ingegneria Elettronica

I Bistabili. Maurizio Palesi. Maurizio Palesi 1

1) Codici convoluzionali. 2) Circuito codificatore. 3) Diagramma a stati e a traliccio. 4) Distanza libera. 5) Algoritmo di Viterbi

RETI LOGICHE T Ingegneria Informatica. Esercitazione 2 Reti Sequenziali Asincrone

Verifica se un Linguaggio Regolare è vuoto

Introduzione. Progetto di Contatori sincroni. Contatori definizioni caratteristiche. Contatori

Reti Sequenziali. Reti Sequenziali. Corso di Architetture degli Elaboratori

Fondamenti teorici e programmazione

Metodo di Quine- McCluskey

Reti Logiche A Prova di giovedì 3 febbraio 2005

Funzioni, espressioni e schemi logici

Metodo di Quine- McCluskey

Corso di Automazione industriale

Problema. Sistemi lineari. Problema. Problema. Quali sono i potenziali in ogni nodo? Leggi di Kirkoff e di Ohm:

concetti matematici di base

Corso di Automazione industriale

Precorsi di matematica

LOGICA MATEMATICA. Canale E O a.a Docente: C. Malvenuto Primo compito di esonero 10 novembre 2006

Automi a stati finiti

Progetto di Contatori sincroni. Mariagiovanna Sami Corso di reti Logiche 8 Anno

METODI MATEMATICI PER L INFORMATICA. Canale E O a.a Docente: C. Malvenuto Prova intermedia 12 novembre 2009

Motivazioni. Sistemi lineari. Obiettivo. Il problema

Capitolo 6. Reti asincrone. Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie

Espressioni minime mediante il metodo di Quine-Mc Cluskey

ANALISI E PROGETTO DI CIRCUITI SEQUENZIALI

Reti sequenziali asincrone

Fondamenti di informatica II 1. Sintesi di reti logiche sequenziali

Elementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà:

Equivalenza e minimizzazione di automi. Equivalenza e minimizzazione di automi

Ricerca Operativa 2. Ricerca Operativa 2 p. 1/6

Capitolo 1. Gli strumenti. 1.1 Relazioni

Algoritmi e Complessità

FSM: Macchine a Stati Finiti

Teoria degli Insiemi

Teoria degli Insiemi

Calcolatori Elettronici

Reti Logiche A Esame del 24 febbraio 2006

Reti Logiche A Appello del 9 luglio 2009

CAPITOLO 1. Fondamenti. 1. Assiomi, postulati, definizioni

Livello logico digitale

LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 6. Prof. Rosario Cerbone

UNIVERSITÀ DEGLI STUDI DI PARMA FACOLTÀ DI INGEGNERIA Corso di Reti Logiche A

Ricerca Operativa 2. Ricerca Operativa 2 p. 1/6

Elementi di teoria degli insiemi

Esercizi sintetici sull analisi cinematica di sistemi articolati

Luigi Piroddi

Algebra e circuiti elettronici

Laboratorio di Calcolo di Aerodinamica: II Lezione

Reti sequenziali sincrone

Macchine sequenziali

Circuiti sequenziali: macchine a stati finiti

METODI MATEMATICI PER L INFORMATICA. Canale E O a.a Docente: C. Malvenuto Primo compito di esonero 26 novembre 2008

Transcript:

Minimizzazione degli Stati in una Rete Sequenziale Sincrona Maurizio Palesi Maurizio Palesi 1

Sintesi di Reti Sequenziali Sincrone Il procedimento generale di sintesi si svolge nei seguenti passi: 1. Realizzazione del diagramma degli stati a partire dalle specifiche del problema 2. Costruzione della tabella degli stati 3. Minimizzazione del numero degli stati 4. Codifica degli stati interni 5. Costruzione della tabella delle transizioni 6. Scelta degli elementi di memoria 7. Costruzione della tabella delle eccitazioni 8. Sintesi sia della rete combinatoria che realizza la funzione stato prossimo sia di quella che realizza la funzione d uscita Maurizio Palesi 2

Motivazioni Il numero minimo di elementi di memoria necessari a memorizzare gli stati dell insieme S è N min = log 2 S Nel modello di una macchina a stati possono esistere degli stati ridondanti L identificazione ed eliminazione degli stati ridondanti comporta Reti combinatorie meno costose Minori elementi di memoria Macchina a 8 stati, 1 ingresso, 1 uscita Funzioni, Macchina a 4 stati, 1 ingresso, 1 uscita Funzioni 1, 1 Eliminando 4 stati Maurizio Palesi 3

Obiettivi Obiettivo della riduzione del numero degli stati è l individuazione di una macchina minima equivalente, ovvero funzionalmente equivalente e con il minimo numero di stati La riduzione viene realizzata in due fasi Eliminazione degli stati non raggiungibili dallo stato iniziale Identificazione degli stati Equivalenti, per le macchine completamente specificate Compatibili, per le macchine non completamente specificate Maurizio Palesi 4

Stati Irraggiungibili Uno stato è irraggiungibile se non esiste alcuna sequenza di transizione di stato che porti dallo stato iniziale in tale stato Transizione di Reset I A I B C B C D D Maurizio Palesi 5

Definizioni Siano: I una sequenza d ingresso {i j,, i k } U, sequenza d uscita ad essa associata ottenuta attraverso s i, s j due generici stati Due stati s i e s j appartenenti ad S sono indistinguibili se U =(s, I,i i ) = (s j, I ) = U,j I Cioè se per qualsiasi sequenza di ingresso le uscite generate partendo da s i o da s j sono le stesse L indistinguibilità tra s i e s j si indica con s i ~ s j La relazione di indistinguibilità gode di tre proprietà Riflessiva: Simmetrica: Transitiva: s i ~ s i s i ~ s j s j ~ s i s i ~ s j s j ~ s k s i ~ s k Maurizio Palesi 6

Classi di Stati Equivalenti Due stati indistinguibili sono equivalenti e possono essere sostituiti da un solo stato Un gruppo di stati tra loro equivalenti può essere raggruppato in un unica classe L insieme di classi individuate determina l insieme di stati della macchina minima equivalente A B A ~ B ; D ~ E C D E Maurizio Palesi 7

Regola di Paull-Unger La definizione di indistinguibilità è di difficile applicabilità poiché richiederebbe di considerare tutte le sequenze di ingresso Regola di Paull-Unger Due stati sono s i e s j sono indistinguibili se e solo se (s i,i) = (s j,i) i I ovvero le uscite sono uguali per tutti i simboli d ingresso (s i,i) ~ (s j,i) i I ovvero gli stati prossimi sono indistinguibili per tutti i simboli d ingresso La regola è iterativa Maurizio Palesi 8

Regola di Paull-Unger - Esempio a b c d e 0 d/0 e/0 a/1 b/1 a/1 1 b/1 b/1 c/1 c/0 c/0 a e b hanno la stessa uscita se gli stati futuri d ed e sono indistinguibili, a ~ b d ed e hanno la stessa uscita se gli stati futuri a ed b sono indistinguibili, d ~ e a non è indistinguibile da c,d ed e poiché ha una differente uscita Macchina minima equivalente 0 /0 /1 /1 1 /1 /1 /0 Poiché l indistinguibilità tra a e b dipende da quella tra d ed e e viceversa, possiamo concludere che a ~ b, d ~ e Le classi di indistinguibilità sono: ={a, b}, ={c}, ={d, e} Maurizio Palesi 9

Regola di Paull-Unger Poiché gli insiemi I ed S hanno cardinalità finita, dopo un numero finito di passi si verifica una delle due condizioni s i ~s j se i simboli d uscita sono diversi o gli stati prossimi sono distinguibili s i ~s j se i simboli d uscita sono uguali e gli stati prossimi sono indistinguibili Maurizio Palesi 10

Regola di Paull-Unger - Tabella delle Implicazioni Le relazioni di indistinguibilità possono essere identificate mediante la Tabella delle Implicazioni Mette in relazione ogni coppia di stati È triangolare (proprietà simmetrica) e priva di diagonale principale Ogni elemento della tabella contiene Il simbolo di non equivalenza (X) o di equivalenza (~) La coppia di stati a cui si rimanda la verifica, se non è possibile pronunciarsi sulla equivalenza degli stati corrispondenti S1 S2 S3 S1,S2 S0 ~ S1 S2 Maurizio Palesi 11

Regola di Paull-Unger - Tabella delle Implicazioni Per ogni coppia di stati Se è marcata come equivalente non è richiesta una ulteriore verifica Se si rimanda ad un altra coppia Se questi stati sono equivalenti anche gli stati della coppia in esame sono equivalenti Se questi sono non equivalenti anche gli stati della coppia in esame sono non equivalenti Se gli stati della coppia cui si rimanda dipendono da una coppia ulteriore si ripete il procedimento in modo iterativo L analisi termina quando non sono più possibili eliminazioni Le coppie rimaste sono equivalenti Maurizio Palesi 12

Regola di Paull-Unger - Tabella delle Implicazioni a b c d e f g 0 g/0 c/0 e/1 b/0 g/0 d/1 a/1 1 e/1 a/1 g/0 e/1 a/1 f/0 g/0 b c d e f g cg ae bg ~ bc ae cg de fg ae bg ae ad a b c d e f Maurizio Palesi 13

Regola di Paull-Unger - Tabella delle Implicazioni b c d e f g cg ae bg ~ bc ae cg de fg ae bg ae Analisi delle coppie degli stati b-a: c-g è indistinguibile se lo è a-e b~a d-a: b-g è distinguibile d~a d-b: b-c è distinguibile d~b e-b: c-g è indistinguibile se lo è a-e b~e e-d: b-g è distinguibile e~d f-c: d-e è indistinguibile se lo è b-g f~c g-c: a-e è indistinguibile g~c g-f: a-d è indistinguibile se lo è b-g g~f ad a b c d e f Maurizio Palesi 14

Regola di Paull-Unger - Tabella delle Implicazioni b c ~ Classi di indistinguibilità = {a,b,e} = {c,g} = {d} = {f} d e f g ~ a ~ b ~ c d e f Tabella degli stati minima equivalente 0 /0 /1 /0 /1 1 /1 /0 /1 /0 Maurizio Palesi 15

Regola di Paull-Unger - Osservazioni Per le FSM completamete specificate l algoritmo di Paull-Unger Consente di identificare in maniera esatta la FSM minima equivalente La partizione di equivalenza è unica (ogni stato appartiene ad una ed una sola classe) Ha una complessità esponenziale con il numero di stati Maurizio Palesi 16