COGNOME NOME COGNOME NOME

Documenti analoghi
Capitolo 6. Reti asincrone. 6.1 Elaborazione asincrona. Esigenze. 6.1 Elaborazione asincrona 6.2 Memorie binarie 6.3 Analisi e Sintesi

Capitolo 6. Reti asincrone. 6.1 Struttura, comportamento e corretto impiego. Reti sequenziali asincrone (struttura)

Reti Logiche T. Esercizi reti sequenziali asincrone

ESERCIZIO N. 1 - PAGINA 1

6.3 Analisi e Sintesi

Capitolo 6. Reti asincrone. 6.1 Elaborazione asincrona. Reti sequenziali asincrone (struttura) Reti sequenziali asincrone (comportamento)

Reti sequenziali asincrone

Ia Prova finale MATRICOLA COGNOME NOME 29/06/2006 ESERCIZIO 1, pagina 1

Capitolo 6. Reti asincrone. Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie

Reti Logiche T. Esercizi reti sequenziali sincrone

Prova d esame di Reti Logiche T 29 Gennaio 2016 COGNOME:.. NOME:.. MATRICOLA:

Esercizio 1. presenta lo stesso valore (0 o 1) in corrispondenza del fronte di discesa e del successivo fronte di salita del segnale X 1

Prova d esame di Reti Logiche T 09 Gennaio 2015 COGNOME:.. NOME:.. MATRICOLA:

Compiti a casa di Reti logiche

13/01/2005 COGNOME NOME MATRICOLA. SOLUZIONE ESERCIZIO N. 1 Pagina 1. Si consideri la rete sequenziale asincrona rappresentata in figura:

Prova d esame di Reti Logiche T 13 Luglio 2016

RETI LOGICHE T Ingegneria Informatica. Esercitazione 3 Reti Sequenziali Sincrone

Prova d esame di Reti Logiche T 11Settembre 2015 COGNOME:.. NOME:.. MATRICOLA:

Prova d esame di Reti Logiche T 10 Giugno 2016

Prova d esame di Reti Logiche T 12Giugno 2015 COGNOME:.. NOME:.. MATRICOLA:

Problema 1. In un sistema di comunicazione digitale vengono trasferiti messaggi costituiti da al più N max. ) con un ulteriore bit (b k

RETI LOGICHE T Ingegneria Informatica. Esercitazione 2 Reti Sequenziali Asincrone

DOMANDA N. 1 Quale frequenza del clock minimizza il numero di stati della rete sequenziale sincrona?

Modelli per le macchine digitali

Minimizzazione degli stati di reti sequenziali asincrone (RSA) / sincrone (RSS)

Le reti sequenziali sincrone memorizzano il proprio stato in dei FF-D

Problema 1. ) e da quattro segnali di uscita (O 0

Le Alee. La presenza di ritardi nei dispositivi utilizzati può avere l effetto di modificare il comportamento delle uscite in alcuni casi

Esercizi Risolti RETI LOGICHE T (Modulo 2)

Reti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Reti Sequenziali

Capitolo 6. Reti asincrone. 6.1 Elaborazione asincrona. Reti sequenziali asincrone (struttura) Reti sequenziali asincrone (comportamento)

Domande di Reti Logiche compito dell 11/1/2016

ANALISI E PROGETTO DI CIRCUITI SEQUENZIALI

Problema 1. ) e da un segnale di uscita (D O

Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone

Alee in macchine combinatorie

Capitolo 3. Modelli. Macchine combinatorie Macchine sequenziali asincrone sincrone

Sintesi di Reti sequenziali Sincrone

x y z F x y z F

Alee in macchine combinatorie. Le Alee

Esercizio 1. semaforo verde semaforo rosso T V1 VG 1. semaforo verde-giallo semaforo rosso T G V 2. semaforo rosso semaforo verde T V2 VG 2

Esercizio 1. L uscita può cambiare valore solo ai fronti di discesa di A e C, evidenziati nel grafico.

Reti Logiche A Prova di giovedì 3 febbraio 2005

Esercizi Logica Digitale,Circuiti e Bus

Sintesi di Reti Sequenziali Sincrone

Esercizio 1 S 3 S 1 S 2

FSM: Macchine a Stati Finiti

Esercizio 1. Utilizzare FF di tipo D (come ovvio dalla figura, sensibili al fronte di discesa del clock). Progettare il circuito con un PLA.

Tutorato di Calcolatori Elettronici. Corso di laurea in Ingegneria Biomedica Elettrica, Elettronica e Informatica

Domande di Reti Logiche compito del 26/06/2018

Somma 3-bit. somma 3-bit con I/O sequenziale. somma 3-bit con I/O sequenziale. Osservazione

Funzioni, espressioni e schemi logici

Domande di Reti Logiche compito del 26/06/2018

CLASSIFICAZIONE DEI SISTEMI

Capitolo 6: Reti asincrone

Contatore avanti-indietro Modulo 4

Sintesi di Reti sequenziali Sincrone

Automa a Stati Finiti (ASF)

Calcolatori Elettronici

LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 9

Capitolo 7. Reti sincrone. 7.1 Elaborazione sincrona Analisi e Sintesi 7.3 Registri e Contatori

05EKL-Progetto di Circuiti Digitali. Richiami di Reti Logiche

Domande di Reti Logiche compito del 29/01/2019

SCHEDA N D05_02A Data: 28/01/2005. ESERCIZIO N 2 7 punti. ESERCIZIO N 3 6 punti. ESERCIZIO N 4 7 punti. ESERCIZIO N 1 8 punti.

Reti Sequenziali. Reti Sequenziali. Corso di Architetture degli Elaboratori

RETI LOGICHE T Analisi, sintesi e composizione di Reti Sequenziali Sincrone

Domande di Reti Logiche compito del 6/6/2017

Corso di studi in Ingegneria Elettronica A.A. 2006/2007. Calcolatori Elettronici. Esercitazione n 2

Macchine Sequenziali

Calcolatori Elettronici Lezione 4 Reti Sequenziali Asincrone

Domande di Reti Logiche compito del 29/1/2016

Esercitazione 1 di verifica

Esercizi vari con soluzione

Cognome:, Nome: Matricola:

Esercizi sulle Reti Sequenziali Sincronizzate

Macchine sequenziali. Automa a Stati Finiti (ASF)

orario ricevimento via orario ufficio risposta entro 3 giorni

Reti logiche sequenziali

Reti logiche sequenziali

Domande di Reti Logiche compito del 07/06/2016

Esercizio 1. Sintesi ottima SP e NAND

Capitolo 4 Reti Sequenziali. Reti Logiche T

2.6 Riflessione conclusiva su descrizione e sintesi delle reti logiche

Calcolatori Elettronici A a.a. 2008/2009

SECONDA ESERCITAZIONE

NOME e COGNOME (stampatello): Compito A. Esercizio 1 (8 punti) Minimizzare l automa in tabella e disegnare l automa minimo.

Soluzione Mappa di karnaugh BC Soluzione Mappa di karnaugh BC

Esercitazione del 03/04/ Soluzioni

Domande di Reti Logiche compito del 08/01/2019

Soluzioniagliesercizi Capitolo 2 Soluzione 2.1. Soluzione 2.2. Soluzione 2.3. Soluzione 2.4.

Sintesi Sequenziale Sincrona

Reti Logiche A Appello del 9 luglio 2009

Tutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata. Corso di Laurea in Ingegneria Elettronica

Macchine a Stati finiti

Esercizio sugli automi di Moore

Transcript:

Esercitazione N. 15 Una rete sequenziale asincrona ha due ingressi x,y ed una uscita z. Gli ingressi non cambiano mai di valore contemporaneamente e non presentano mai entrambi il valore 1. L uscita può cambiare di valore solo in corrispondenza dei fronti di salita di x. Il valore che z deve assumere e poi mantenere costante fino al fronte successivo è 0 se nel precedente intervallo x=0 y non ha modificato il suo valore, 1 nel caso opposto. DOMANDA N.1 (15) - Individuare la forma d onda del segnale d uscita z in corrispondenza delle forme d onda dei segnali di ingresso x,y indicate in figura. x y z? DOMANDA N. 2 (15)- Completare il grafo primitivo degli stati (ogni stato deve essere stabile per una sola configurazione d ingresso),z,0,1 DOMANDA N. 3(15) Tracciare la tabella di flusso s A B C D E F G H s*, z 6

DOMANDA N. 4(15) Individuare una codifica appropriata degli stati interni bc a 0 1 DOMANDA N. 5 (15) Individuare le espressioni SP delle variabili di stato futuro, eliminando a priori alee statiche nella realizzazione. a=0 a=1 A = G1(a,b,c,x,y) = a=0 a=1 B= G2(a,b,c,x,y) = a=0 a=1 C= G3(a,b,c,x,y) = 7

Esercitazione N. 16 Una rete sequenziale asincrona è caratterizzata da due segnali di ingresso X 1, X 2 (i quali non cambiano mai contemporaneamente) e da un segnale di uscita Z. Quando il segnale X 1 è disattivo (livello logico 0), Z deve assumere il valore 0. Quando il segnale X 1 è attivo (livello logico 1), Z deve assumere l ultimo valore presentato dal segnale X 2 nel precedente intervallo di attivazione di X 1. X1 X2 Z DOMANDA N. 1(16) Si completi il grafo primitivo degli stati in accordo al modello di Moore. X 1 X 2 = A,0 B,0 C, D, E, F, G,1 H,1 DOMANDA N. 2 (16) Si determini una codifica degli stati atta a garantire l adiacenza delle configurazioni associate ad ogni coppia stato presente stato futuro e si tracci la tabella delle transizioni secondo il modello di Mealy. Mappa di codifica Tabella delle transizioni y 2 y 3 X 1 X 2 y 1 stato y 1 y 2 y 3 0 0 1 1 1 0 1 1 1 0 Y 1 Y 2 Y 3, Z 8

DOMANDA N. 3 (16) Si identifichi l espressione minima SP per la variabile di stato Y 1, evitando a priori il pericolo di alee statiche. X 1 X 2 X 1 X 2 y 2 y 3 y 2 y 3 y 1 =0 y 1 =1 Y 1 = Esercitazione N. 17 L autoscuola GRATTA&PERDI, per addestrare meglio i suoi allievi, vi chiede di realizzare un simulatore dotato di due ingressi f, c e di una uscita z: f è il pedale della frizione (1 premuto, 0 rilasciato), c è la leva del cambio (1 marcia inserita, 0 folle), z è il comando di un segnalatore acustico (1 rumore di orrenda grattata, 0 nessun suono). L allievo può modificare un solo ingresso alla volta. Il rumore della grattata deve essere generato a) quando si inserisce una marcia con la frizione non premuta e fino a quando non venga dapprima disinserita la marcia con frizione premuta e poi rilasciata la frizione; b) quando si disinserisce una marcia con la frizione non premuta e fino a quando non venga dapprima inserita la marcia con frizione premuta e poi rilasciata la frizione. DOMANDA N. 1 (17) - Indicare la forma d onda del segnale d uscita z in corrispondenza delle forme d onda dei segnali di ingresso f,c mostrate in figura. f c z? 9

DOMANDA N. 2 (17) Completare il grafo degli stati.,z,0,0 manovra errata a,0 manovra errata b manovre corrette DOMANDA N. 3 (17) - Riempire la tabella di flusso, individuare una corretta codifica degli stati e riempire la tabella delle transizioni. s A B C D E F G H s*, z y 1 y 2 y 3 A: B: C: D: E: F: G: H: Y 1 Y 2 Y 3, z y 2 y 3 y 1 0 A 1 120

DOMANDA N. 4 (17) Riempire le mappe della variabile di stato futuro Y 1 e della variabile d uscita z ed individuare le migliori espressioni SP che le descrivono Y 1 = G(y 1, y 2, y 3,f,c) = y 2 y 3 y 2 y 3 y 1 =0 y 1 =1 y 2 y 3 y 1 =0 y 2 y 3 y 1 =1 Z = F(y 1, y 2, y 3,f,c) = 121