INVERTITORE RESISTOR-TRANSISTOR LOGIC (RTL)

Похожие документы
Elettronica dei Sistemi Digitali Le porte logiche CMOS

Elettronica Inverter con transistore MOS; tecnologia CMOS e porte logiche combinatorie CMOS

. Nota: le tensioni dono riferite all'ingresso ed all'uscita dello stesso circuito. G. Martines 1

Laboratorio II, modulo Elettronica digitale (2 a parte) (cfr.

Circuito Invertitore (1)

Tecnologie per l'elettronica digitale. Parametri Componenti elettronici Porte a diodi RTL, TTL CMOS

ELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino. Gruppo B: Famiglie logiche Lezione n. 6 - B -2: Parametri elettrici e famiglie logiche

ELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino. Parte A: Transistori in commutazione Lezione n. 3 - A - 3:

D2x - Presentazione della lezione D2. D2a STADI DI USCITA

Elettronica I Porte logiche CMOS

Porte Logiche. Lucidi del Corso di Elettronica Digitale. Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica

CAPITOLO 6 PORTE LOGICHE TTL. 6.1 L invertitore TTL. La Figura 6.1 riporta lo schema di un invertitore TTL standard.

Logica cablata (wired logic)

Esercizio 1.3 Il percorso con maggiore tempo di propagazione è quello del segnale A

Esercitazione n 2: Circuiti di polarizzazione (2/2)

Curva caratteristica del transistor

Porte logiche in tecnologia CMOS

Corso di ELETTRONICA II modulo. Ingegneria Clinica, Ingegneria Biomedica e Ingegneria dei Sistemi. Prof. Domenico Caputo. Esame del 19 febbraio 2009

Elettronica digitale

II.3.1 Inverter a componenti discreti

Esercitazione 3. Biagio Provinzano Aprile Esercizio 1. I BJT npn hanno la stessa area e la stessa corrente di saturazione, consideriamo

Questa parte tratta le problematiche del pilotaggio low-side di carichi di potenza: Pilotaggio low-side con MOS. Pilotaggio low-side con BJT

Esercitazione n 3: Amplificatore a base comune

DEE POLITECNICO DI BARI LABORATORIO DI ELETTRONICA APPLICATA ESERCITAZIONE 2

ESERCITAZIONE DI ELETTRONICA I L Alimentatore Stabilizzato (Realizzazione Circuitale e Prova Sperimentale)

PROVA SCRITTA DI CIRCUITI ELETTRONICI ELEMENTARI (D.M. 270/04) 27/01/2017 [A] PROVA SCRITTA DI FONDAMENTI DI ELETTRONICA (D.M

Elettronica I Il transistore bipolare a giunzione

Esame di Teoria dei Circuiti 16 Dicembre 2014 (Soluzione)

Amplificatori in classe A con accoppiamento capacitivo

Transistori MOS. Ing. Ivan Blunno 21 aprile 2005

1. Serie, parallelo e partitori. ES Calcolare la

Un semplice multivibratore astabile si può realizzare con le porte logiche, come nel seguente circuito:

TIMER 555. tensioni ci servono come tensionii di riferimento per i due comparatori interni.

Esame di Teoria dei Circuiti 25 Febbraio 2011 (Soluzione)

Misure su linee di trasmissione

{ v c 0 =A B. v c. t =B

Esercitazioni lab per informatici

Esercizi di Elettrotecnica

Lo schema a blocchi del circuito integrato Timer 555 è il seguente:

AMPLIFICATORI INVERTENTI A SINGOLO TRANSISTORE

CONVERTITORE LUCE-TENSIONE

ELETTRONICA II. Caratteristiche I C,V CE. Transistori in commutazione - 2 I C. Prof. Dante Del Corso - Politecnico di Torino

MULTIVIBRATORI NE 555

IL MOSFET.

LICEO SCIENTIFICO CAVOUR COMPITO DI FISICA PER LA CLASSE 5D Durata della prova 1 ora

Moduli logici. Interfacciamento di dispositivi logici. Parametri statici e dinamici. Circuiti logici combinatori Circuiti logici sequenziali

5. Esercitazioni di laboratorio

Il MOSFET (Metal Oxide Semiconductor Field Effect Transistor).

Amplificatori elementari con carico attivo MOSFET E connesso a diodo

1 Amplificatore a transconduttanza per pilotaggio in corrente di minuscoli R 2. v out R 1

Pilotaggio high-side

ESPERIMENTAZIONI DI FISICA 3. Traccia delle lezioni di Elettronica digitale M. De Vincenzi A.A:

Collaudo statico di un ADC

Esame Elettronica T-1 Prof. Elena Gnani 19/09/2014

3.1 Verifica qualitativa del funzionamento di un FET

ITS Einaudi Appunti T.D.P. ITS Einaudi ITS EINAUDI. Elettronica e Telecomunicazioni. Tecnologia e Disegno per la Progettazione Elettronica

Elettronica digitale: cenni

1. Il moto della sbarretta (OLIMPIADI della FISICA 1991)

LSS Reti Logiche: multivibratori e T555

SISTEMI. impostazione SISTEMI. progettazione. Saper utilizzare modelli di circuiti combinatori

AMPLIFICATORE DIFFERENZIALE

Capitolo Descrizione tecnica del sensore MAF a filo caldo

Elettronica Digitale. 1. Sistema binario 2. Rappresentazione di numeri 3. Algebra Booleana 4. Assiomi A. Booleana 5. Porte Logiche OR AND NOT

Laboratorio di Elettronica T Esperienza 5 PSPICE

Laboratorio di Elettronica II. Esperienza 3. Progetto di un amplificatore con BJT

Elettronica I Leggi di Kirchhoff; risoluzione dei circuiti elettrici in continua; serie e parallelo

MOSFET o semplicemente MOS

ELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino. Parte E: Circuiti misti analogici e digitali Lezione n E - 1:

L integrato NE555 come monostabile

Regolatori di tensione dissipativi. Regolatori LDO. Schema elettrico. Stabilità LDO Politecnico di Torino 1

Esercitazione n 4: Amplificatore a doppio carico

Corso di ELETTRONICA INDUSTRIALE MODULAZIONE VETTORIALE. CONTROLLO DI CORRENTE DI INVERTITORI A TENSIONE IMPRESSA

Gli schemi circuitali impiegati per la realizzazione dei convertitori statici sono molteplici.

Nella seguente foto, possiamo vedere l'esterno di alcuni transistor:

POLITECNICO DI TORINO TERZA ESERCITAZIONE ATTENZIONE

Il TRANSISTOR. Il primo transistor della storia

APPUNTI PORTE LOGICHE - CLASE 3BET

ELETTRONICA II. Prof. Dante Del Corso Prof. Pierluigi Civera Esercitazioni e laboratorio: Ing. Claudio Sansoe. Politecnico di Torino

STUDIO DI UN GENERATORE DI ONDE QUADRE, TRIANGOLARI E PSEUDOSINUSOIDALI

Schemi e caratteristiche dei principali amplificatori a BJT

SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Page 1. D - Versione IVREA - AA D2 - Interfacciamento elettrico e famiglie logiche

Laboratorio II, modulo

I.P.S.I.A. Di BOCCHIGLIERO Multivibratori astabili ---- Materia: Elettronica. prof. Ing. Zumpano Luigi. Catalano, Iacoi e Serafini

15. Verifica delle tabelle della verità di alcune porte logiche

a.a. 2014/2015 Docente: Stefano Bifaretti

CAPITOLO 5 Analisi dei transitori Paragrafo 5.2: Scrittura delle equazioni differenziali per circuiti contenenti condensatori e induttori

VERIFICA DEL FUNZIONAMENTO DI PORTE LOGICHE OR E AND REALIZZATE CON DIODI E VISUALIZZAZIONE DELLO STATGO LOGICO DELL USCITA MEDIANTE DIODO LED

Retta di carico (1) La retta dipende solo da entità esterne al diodo. Corso Fisica dei Dispositivi Elettronici 1

Comprendere il funzionamento dei convertitori V/f Saper effettuare misure di collaudo

Esercitazioni di Elettrotecnica

Invertitori trifase a tensione impressa

Транскрипт:

INERTITORE RESISTOR-TRANSISTOR LOGIC (RTL) FIG. 1. Resistor-Transistor Logic (RTL) inverter. ediamo un esempio di realizzazione di un invertitore (Figura 1). Assumiamo inizialmente che il fan-out dell inverter sia zero e usiamo per il transistor BJT un modello a soglia. Proponiamoci di determinare la caratteristica di trasferimento statica. In un transistor BJT è possibile identificare tre regione di funzionamento: Regione di cut-off: in on. Il transistor Q 1 rimane nella regione di cut-off finché in = on. La corrente di collettore I C è nulla e l uscita coincide, nel caso di fan-out nullo, con la tensione di alimentazione CC e dunque out = OH = CC = 5 IL = on = 0.7 Regione di attiva: in on. 1

2 Corso di Circuiti Elettronici Digitali LA I B = in on, I C = β F I B, out = CC β F I B R C = CC β F R C ( in on ) La tensione di uscita out decresce linearmente all aumentare di in finché il transistor rimane nella regione attiva. Aumentando ulteriormente la corrente di base I B, il transistor raggiunge la Regione di urazione: = La tensione che è neccessario applicare all ingresso per mandare il transistor in urazione la si può calcolare nel modo seguente. Quando Q 1 è sul bordo della urazione I C = CC R C ma è anche sul bordo della regione attiva diretta segue che I B = in in = I B + = ( 5 0.1 = 10KΩ 1KΩ 70 CC R C β ) F + 0.8 = 1.5 + = out = OH = Riassumendo In Figura 2 è rappresentata la caratteristica dell invertitore RTL. IL IH OL OH on in CC 0.7 1.5 0.1 5

Corso di Circuiti Elettronici Digitali LA 3 NM H = OH - IH NM L = OL - IL SW = OH - OL 3.5 0.6 4.9 out OH = CC in soglia logica Regione Attiva OL= on IL = Cutoff IH = in Saturazione in FIG. 2. Caratteristica di uscita statica dell invertitore RTL. POTENZA STATICA DISSIPATA La potenza statica dissipata P d si calcola mediante l espressione P d = IN I B + DD I C Dato che la corrente di base è tipicamente piccola rispetto a quella di collettore, la dissipazione di potenza dovuta a I B può essere trascurabile. Nel caso di uscita a livello logico alto, essendo nulla la corrente di collettore, nel resistore R C non passa corrente e dunque la potenza statica è nulla P H d = 0 Nel caso di uscita bassa, ovvero out = ce = 0.1, la corrente richiesta al generatore CC è pari a I C = DD 5 0.1 = R C 1KΩ per cui la potenza statica dissipata è pari a: P L d = DD I C = 24.5 mw = 4.9 ma

4 Corso di Circuiti Elettronici Digitali LA EFFETTO DEL FAN-OUT SULL INERTITORE RTL FIG. 3. Rete logica con FA = 1 Il Fan-Out indica il numero massimo di circuiti di carico del medesimo tipo che è possibile collegare all uscita di porta logica. Per un fan-out nullo si è ottenuto che OH = 5 NM H = 3.5 ediamo ora qual è l effetto del fan-out su OH. Il transistor Q 2 lavora nella regione di urazione, per cui (Q 2 )=, e dunque OH = + ( CC ) = + R C 10KΩ = 0.8 + (5 0.8) = 4.6 1KΩ + 10KΩ L applicazione di un gate all uscita ha provocato una riduzione della tensione di uscita da 5 a 4.6 e quindi NM H = OH IH = 4.6 1.5 = 3.1 Supponiamo ora di collegare due porte logiche in uscita. In questo caso l espressione della corrente di base I B (si veda la Figura 4) è I B = DD R C + /2 mentre l espressione della tensione di uscita del primo inverter è data da: OH = + ( CC /2 + R ) = 4.3 C In questo caso il Margine di Immunità ai disturbi alto (NMH) si è ridotto a

Corso di Circuiti Elettronici Digitali LA 5 FIG. 4. Rete logica con FA = 2 NM H = OH IH = 4.3 1.5 = 2.8 Riassumendo: FA=0 FA=1 FA=2 OH 5 4.6 4.3 MH H 3.5 3.1 2.8 Il numero massimo N di porte logiche che è possibile collegare in uscita si ha quando il margine di immunità NM H = 0 e quindi OH = IH Quando Q 1 è spento e sono presenti N gate in uscita, si ha il parallelo delle resistenze di base (si veda la figura 5 e quindi si ha + /N CC = CC /N + R C R C Risolvendo in N si trova β F CC N β F CC R C 5.0 0.8 N 70 5.0 0.1 10 1 = 50

6 Corso di Circuiti Elettronici Digitali LA FIG. 5. Rete logica con FA = N 5 N = 0 N = 1 N = 2 4 OUT () 3 2 1 0 0 1 2 3 4 5 IN () FIG. 6. Caratteristica statica con Fan Out non nullo. La figura 6 mostra l andamento della caratteristica statica in funzione del Fan-out.

Corso di Circuiti Elettronici Digitali LA 7 ESERCIZIO Che funzione realizza il circuito in figura 7? FIG. 7. i1 i2 out L L H L H L H L L H K L