Parte III. Logica Digitale, Memorie, Microprocessori e Bus
|
|
- Ilaria Bernardini
- 5 anni fa
- Visualizzazioni
Transcript
1 Parte III Logica Digitale, Memorie, Microprocessori e Bus III.1
2 Circuiti Digitali INGRESSI i 1 i n CIRCUITO DIGITALE o 1 o m USCITE Circuiti elettronici i cui ingressi e le cui uscite assumono solo due livelli Al circuito sono associate le funzioni che calcolano le uscite a partire dagli ingressi o 1 = f 1 ( i 1,.,i n ). o m = f m ( i 1,.,i n ) III.2
3 Funzioni Logiche (Booleane) y = f (x 1,,x n ) y, x 1,, x n { 0,1 } { 0,1 } n { 0,1 } Variabili con due soli valori possibili: { 0,1 } { F,T } f FALSO VERO FALSE TRUE Tavola di verità x 1 x 2 x n-1 x n f n combinazioni di ingresso 2 2 n funzioni distinte di n variabili III.3
4 Funzioni Booleane (Esempi) Con n=1 si hanno 4 funzioni: x 1 f 0 f 1 f 2 f La funzione f 2 è detta NOT Con n=2 si hanno 16 funzioni, tra cui: x 1 x 2 f 0 f 1 f 2 f 3 f 4 f 5 f 6 f La funzione f 1 è nota come AND La funzione f 7 è nota come OR III.4
5 Algebra Circuitale (Booleana) È una struttura algebrica (insieme più operatori) Reticolo distributivo complementato Insieme: I = { 0,1 } Operatori: AND, OR Complementazione: NOT Notazione Se x e y sono due variabili booleane: L AND di x e y si indica con x y L OR di x e y si indica con x + y Il NOT di x si indica con x III.5
6 Proprietà dell Algebra Booleana III.6
7 Espressioni Algebriche Teor.: ogni funzione booleana è algebrica, cioè rappresentabile con un espressione dell algebra Prima Forma Canonica f = Σ j=1..m Π i=1..n x ij * x ij * vale x i oppure x i f è espressa come OR delle combinazioni per cui la funzione è vera (somma di mintermini) Qualsiasi funzione booleana può essere messa in questa forma III.7
8 Funzioni Booleane (Esempio) ES Tre variabili booleane A, B, C Funzione di maggioranza M: è vera solo se almeno due delle tre variabili sono vere ABC ABC ABC ABC M = ABC + ABC + ABC + ABC III.8
9 Circuiti Logici Porte Logiche: circuiti elementari che realizzano gli operatori dell algebra Qualsiasi funzione booleana può essere calcolata con un circuito realizzato con sole porte AND, OR e NOT Le porte logiche vengono realizzate con circuiti elettronici: NOT NAND NOR III.9
10 Circuiti Logici: (Esempio) (Funzione di Maggioranza) M = ABC + ABC + ABC + ABC III.10
11 Porte NAND e NOR È possibile simulare AND, OR e NOT, e quindi realizzare qualsiasi circuito, usando soli NAND oppure soli NOR III.11
12 Porte XOR Calcola la funzione OR Esclusivo: dà uscita 1 (vero) quando uno solo degli ingressi (ma non entrambi) vale 1 Facilmente realizzabile con porte AND, OR e NAND III.12
13 Circuiti Integrati Molte porte realizzate sulla stessa piastrina di silicio (chip) Contenitori da 14 a 68 piedini Vari livelli di integrazione: SSI (Small Scale) 1-10 porte MSI (Medium Scale) LSI (Large Scale) VLSI (Very Large Sc.) > 10 5 Tempi di commutazione 1-20 nsec III.13
14 Circuiti Combinatori Circuiti in cui l uscita dipende solo dagli ingressi, e non dallo stato cioè dalla storia passata ES 2 n INGRESSI CONTROLLATI... n INGRESSI DI CONTROLLO. MULTIPLEXER UNA USCITA Gli ingressi di controllo selezionano quale degli ingressi controllati viene mandato in uscita III.14
15 Multiplexer (circuito) III.15
16 Calcolo di funzioni booleane tramite multiplexer Con un multiplexer ad n si può calcolare qualsiasi funzione di n variabili Gli ingressi controllati corrispondono ai mintermini Si cablano a 0 o 1, a seconda che il mintermine compaia o meno nella forma canonica ES (Funzione di maggioranza) III.16
17 Decodificatore Circuito a n ingressi e 2 n uscite Una ed una sola delle n uscite assume valore vero in corrispondenza a ciascuna delle 2 n configurazioni di ingresso III.17
18 Comparatore Compara i bit omologhi di due stringhe L'uscita vale 1 se e solo se A i =B i ¹ i Se A i =B i allora A i XOR B i = 0 Il NOR da uscita 1 solo quando tutti i suoi ingressi valgono 0 III.18
19 Programmable Logic Arrays (PLA) Permette di realizzare una qualsiasi funzione (in prima forma canonica) Circuito configurabile tramite bruciatura (interruzione) di connessioni Permette di calcolare più funzioni Due sezioni nel circuito: A) Generazione di un insieme di mintermini B) Selezione dei mintermini da inviare a ciascuna delle uscite Limitazioni Numero limitato di mintermini generati << 2 n Numero limitato di mintermini in ingresso a ciascuno degli OR di uscita III.19
20 PLA: realizzazione circuitale Genera 6 funzioni di 12 variabili Massimo 50 mintermini (su 4096) III.20
21 Semiaddizionatore (Half Adder) Circuito a 2 ingressi e 2 uscite: somma e riporto (carry) Non può essere usato per la somma di numerali a più bit, dove occorre sommare anche il riporto della cifra precedente III.21
22 Addizionatore Completo (Full Adder) Circuito a 3 ingressi e 2 uscite Riceve il riporto dalla cifra precedente III.22
23 ALU a 1 bit (bit slice) A e B sono bit omologhi degli operandi F 0 e F 1 selezionano la funzione (00: AND), (01: OR), (10: NOT), (11: SUM) ENA ed ENB sono segnali di enable INVA permette di negare A Default ENA=ENB=1 e INVA=0 III.23
24 ALU ad n bit III.24 Realizzata connettendo n ALU ad 1 bit (bit slices) Problema: propagazione dei riporti Ciascuno stadio deve attendere il riporto dal precedente Tempo di addizione lineare con n INC incrementa la somma di 1 (A+1, A+B+1)
25 Circuiti Sequenziali i 1 o 1 INGRESSI i n s 1. s r STATO o m USCITE o i = f i ( i 1,...,i n,s 1,,s r ) i=1,,m s i =g i ( i 1,...,i n,s 1,,s r ) j=1,,r Le uscite del circuito dipendono dagli ingressi e dalla storia passata La storia passata è riassunta nello stato Lo stato è codificato nelle variabili di stato booleane s 1,,s r Le variabili di stato sono memorizzate in elementi di memoria binari Circuiti combinatori calcolano le uscite e il nuovo valore dello stato III.25
26 Clock Tutti i cambiamenti di stato vengono sincronizzati da un segnale (clock) Da un clock primario ne vengono ricavati per sfasatura, sottrazione ecc. Le transizioni di stato del circuito possono avvenire: A) In corrispondenza dei livelli B) In corrispondenza dei fronti III.26
27 Latch Dispositivo di memoria elementare Due stati stabili Q=0 e Q=1 S (SET): forza Q a 1 R (RESET): forza Q a 0 Con S=R=0 il circuito mantiene lo stato Il circuito commuta sui livelli cioè quando S o R passano a 1 S ed R non devono mai andare insieme ad 1 III.27
28 Latch con Clock, Latch D R ed S vengono trasferiti sugli ingressi del latch solo quando il clock è ad 1 Quando il clock è a 0 vengono ignorati Il latch D (Delay) quando il clock va ad 1 registra nello stato Q il valore dell ingresso D III.28
29 Latch e Flip-Flop a) b) I Latch commutano sui livelli del clock ( a) alto, b) basso) a) b) I Flip-Flop commutano sui fronti del clock: a) Commuta sul fronte di salita b) Commuta sul fronte di discesa III.29
30 Registri I Flip-Flop sono gli elementi base di memorizzazione nel computer Molti Flip-Flop possono essere messi su un unico chip Occorrono in genere da 6 a 10 transistor per ogni Flip-Flop III.30
31 Organizzazione della Memoria III.31
32 Dispositivi a 3 stati In base ad un segnale di controllo C si comporta: (b) C=1: come circuito chiuso (c) C=0: come circuito aperto Tempo di commutazione: pochi nsec Consente di usare gli stessi piedini sia per la lettura che per scrittura Usato anche per la connessione ai bus e a qualsiasi linea bidirezionale III.32
33 Chip di Memoria CS OE CHIP DI MEMORIA n m. log 2 n LINEE INDIRIZZO WE. m LINEE DATI IN/OUT Chip da n m bit complessivi m linee dati bidirezionali log 2 n linee di indirizzo Segnali di controllo: CS (Chip Select) OE (Output Enable) WE (Write Enable) Problema: numero limitato di piedini del contenitore III.33
34 Matrice di selezione log 2 n 1/2 log 2 n 1/2 log 2 n = log 2 n DECODER 1/2 log n n DECODER 1/2 log n n Si risparmia nella complessità della logica di decodifica Un decoder m 2 m richiede 2 m porte AND ES 4M parole 22 linee 1 decoder a 22 4M porte AND 2 decoder a = 4k porte AND III.34
35 Chip di Memoria (Esempi) RAS (Row Address Strobe), CAS (Column Address Strobe) Indirizzi di riga e di colonna multiplexati sugli stessi piedini III.35
36 III.36 Schede di Memoria La scheda memorizza parole di n byte Si usano n+1 se si vuole il controllo di parità Bit di parità gestito dal controller della memoria
37 Organizzazione della memoria SIMM (Single Inline Memory Module) 72 piedini, 32 bit, 8-16 chip, 32 MByte A coppie nel Pentium (bus dati 64 bit) DIMM (Double Inline Memory Module) 168 piedini, 64 bit, 16 chip, 128 MByte Il controller gestisce più SIMM (o DIMM) Ogni SIMM informa il controller della sua dimensione (segnali su certi piedini) Il controller determina al momento del boot il tipo di RAM (e.g. EDO) Dall indirizzo e dalla configurazione il controller calcola a quale SIMM mandare il segnale di Chip Select III.37
38 Tassonomia delle RAM e ROM RAM (Random Access Memory) ROM (Read Only Memory) SRAM (Static RAM): a Flip-Flop, molto veloce (~5nsec) DRAM (Dynamic RAM): basata su capacità parassite; richiede refresh, alta densità, basso costo (~70 nsec) FPM: selezione a matrice EDO: (Extended Data Output) lettura in pipeline, più banda SDRAM (Synchronous DRAM) Sincrona, prestazioni migliori PROM (Programmable ROM) EPROM (Erasable PROM) raggi UV EEPROM: cancellabile elettricamente Flash Memory: tipo di EEPROM, ciclo 100nsec, max riscritture III.38
39 Tipi di RAM e di ROM e loro impieghi III.39
40 Refresh nelle DRAM Necessario rinfrescare, cioè riscrivere, tutta la DRAM con periodo T Possibile scrivere in un solo ciclo una riga o una colonna Refresh simultaneo di tutti i chip e tutte le schede ES T : periodo di refresh (4 ms) n : dimensione (4MB) τ : durata ciclo refresh (40ns) η : overhead η=( n τ) / T η=( ) / ( ) 2% III.40
41 Pinout Logico del µp Indirizzamento Dati Controllo Controllo del ciclo di bus Gestione delle interruzioni Arbitraggio del bus Gestione del coprocessore Segnalazione di stato Vari (alimentazione etc.) III.41
42 Architettura a più Bus Diversi bus, interni ed esterni al chip Soddisfano diverse esigenze: Velocità di trasferimento Numero di linee Più trasferimenti paralleli Compatibilità all indietro Nei primi PC c era un unico bus Negli attuali PC almeno tre bus esterni III.42
43 Comunicazione sul Bus La comunicazione sul bus è regolata da un protocollo di bus In ciascun ciclo comunicano due soli dispositivi il master e lo slave Lo stesso dispositivo può avere ruoli diversi a seconda dei casi I dispositivi sono connessi al bus tramite un bus transceiver La connessione al bus avviene tramite dispositivi a tre stati oppure è di tipo open collector III.43
44 Larghezza del Bus Larghezza = numero di linee Linee dati: banda di trasferimento Linee indirizzo: dimensione dello spazio (di memoria) indirizzabile, 2 n locazioni con n bit di indirizzo Problema: al crescere del numero di linee aumenta il bus skew (differenza nella velocità di propagazione dei segnali Soluzione: multiplexamento di più segnali sulla stessa linea III.44
45 Segnali asseriti e negati In alcuni casi ( a seconda delle scelte di progetto) un segnale provoca l azione corrispondente quando la sua tensione è alta, in altri quando è bassa Per evitare confusione si parla di: Segnale asserito: quando assume il valore che provoca l azione Segnale negato: altrimenti Si adotta la seguente notazione: S: segnale che è asserito alto S: segnale che è asserito basso Ulteriore notazione (usata da Intel): S: segnale che è asserito alto S#: segnale che è asserito basso ( adatta al set di caratteri ASCII) III.45
46 Bus Sincroni: ciclo di lettura T=25 nsec Tutte le azioni avvengono sui fronti Se la memoria mantiene asserito WAIT il ciclo si prolunga III.46
47 Bus Sincrono: Temporizzazione ES Frequenza 40 MHz, periodo 25 nsec Tempo a disposizione della memoria fra: a) la comparsa dell indirizzo sul Bus b) la disponibilità dei dati sul Bus τ 1 = 2.5 T-T AD -T DS = = 46.5 nsec Tempo a disposizione della memoria fra: a) l asserzione di MREQ e RD b) la disponibilità dei dati sul Bus τ 2 = 2 T-T M -T DS = = 37 nsec Una memoria da 40 nsec ce la fa di sicuro Altrimenti mantiene asserito il segnale di WAIT, per introdurre stati di wait, cioè cicli di bus addizionali III.47
48 Bus Asincrono: ciclo di lettura Accoppiamento di dispositivi con velocità diverse Gli eventi avvengono in risposta ad altri eventi (rapporto di causa ed effetto) FULL HANDSHAKE 1) MSYN asserito 2) SSYN asserito in risposta a MSYN 3) MSYN negato in risposta a SSYN 4) SSYN negato in risposta a MSYN III.48
49 Arbitraggio del Bus Permette di decidere quale dispositivo sarà il prossimo Bus Master risolvendo eventuali conflitti Spesso l arbitro è nel chip del µp Linea di richiesta condivisa Il Bus grant è propagato dall arbitro poco prima dell inizio del ciclo Viene intercettato dal futuro master NB Favoriti i dispositivi situati vicino all arbitro III.49
50 Livelli Multipli di priorità Diverse linee di richiesta associate a diversi livelli di priorità In caso di conflitto favorite le catene a priorità più alta All interno di ciascuna catena vale la posizione In genere se c è un solo bus con anche la memoria la CPU ha priorità più bassa dei dispositivi di I/O (e.g. dischi) III.50
51 Block Transfers Permette di leggere più parole consecutive Usato per trasferire blocchi di cache Numero di parole specificato durante T 1 Dopo la prima viene trasferita una word ogni ciclo (invece di una ogni tre cicli) Per leggere quattro word occorrono 6 cicli invece di 12 Il segnale BLOCK viene asserito per chiedere un block transfer III.51
52 Gestione delle Interruzioni Chip controllore di interruzioni Intel 8259A usato dal PC IBM e successori Gestisce 8 linee di interrupt INT: interruzione inviata alla CPU INTA: aknowledge della CPU Vettore di Interrupt passato sul Bus IR0-IR7: linee di interrupt sul Bus Il vettore di interrupt è usato dalla CPU per saltare alla relativa routine Registri all interno del chip scrivibili dalla CPU per programmare lo 8259A III.52
53 Il Pentium II Architettura a 32 bit completamente compatibile con i predecessori Aritmetica Floating-point IEEE 754 Bus di memoria a 64 bit Cache 1 o livello 16KB dati +16KB istr. Cache 2 o livello 512 KB nel package (a metà della frequenza della CPU) SEC (Single Edge Cartridge) a 242 pin Dissipa oltre 55W! III.53
54 Pentium II: Pinout Logico III.54
55 Pentium II: Pinout Logico (2) 242 connetori sul SEC: 170 segnali 27 connessioni di alimentazione 35 connessioni di massa 10 per uso futuro Indirizzi a 36 bit (64 GB), ma sempre in blocchi di 8 byte (solo 33 bit di indirizzo) 64 linee dati; segnali: D# (richiesta dati), DRDY# (data ready), DBSY# (data busy) Segnali di Snoop per la coerenza di cache Gestione delle interruzioni sia come l 8088 che con APIC (Adv. Progr. Interr. Contr.) VID: per la scelta della tensione Power Management: permette di mettere la CPU in stato di sleep e deep sleep 11 linee di diagnosi secondo lo standard IEEE JTAG III.55
56 Pentium II: Memory Bus Bus gestito con pipelining: è possibile sovrapporre più transazioni Fasi di una transazione (usano gruppi di linee indipendenti): 1) Bus arbitration phase (non mostrata) 2) Request phase 3) Error reporting phase 4) Snoop phase 5) Response phase 6) Data phase Non sempre si usano tutte le fasi III.56
57 Il Bus ISA del PC/AT ISA (Indunstry Standard Architecture) derivato dal bus del PC/AT Compatibile con il bus del PC a 62 linee linee: 16 dati e 24 indirizzi Edge Connectors (molto economici) Tutt'oggi presente in tutti i PC per l uso di carte legacy Estensione EISA di poco successo Sincrono a 8.33 MHz: 16.7 MB/sec III.57
58 Il Bus PCI: architettura complessiva III.58
59 Il Bus PCI: specifiche PCI (Peripheral Component Interconnect) Introdotto da Intel per applicazioni video Video Byte a 30 frame/sec richiede una banda di 67.5 MB/sec Standard non propietario, adottato da molti, (ma Intel vende i chip di gestione.) Versione base a 32 bit, 33 MHz: 133 MB/sec Estensione a 64 bit e 66 MHz: 528 MB/sec Local Bus e Memory Bus separati (più veloci) Connessione tramite chip PCI bridge Varie opzioni di tensione (5 V e 3.3 V) Carte con 120 e contatti Bridge ISA (include doppio controller IDE) Controllori addizionali SCSI e USB Bus sincrono, transazioni tra initiator e target Linee indirizzo e dati multiplexate III.59
60 Il Bus PCI: arbitraggio Arbitraggio centralizzato (nel Bridge) Ogni PCI device ha due linee dedicate Il device fa la richiesta tramite REQ# Il grant viene concesso tramite GNT# Diversi algoritmi di arbitraggio: Round Robin Priorità Altro Transazioni su piu cicli separate da cicli di idle III.60
61 Il Bus PCI: Segnali Obbligatori III.61
62 Il Bus PCI: Segnali Opzionali III.62
63 Bus PCI: Segnali Bus a 120 o 180 linee Oltre ai segnali sono distribuiti anche alimentazioni e masse 32(+32) linee AD multiplexate tra dati e indirizzo con 1(+1) bit di parità PAR C/BE# (in cicli diversi) invia comandi e specifica quanti e quali byte leggere FRAME# e IRDY (lettura) usati dal master DEVSEL# e TRDY# usati dallo slave IDSEL indirizza nel configuration space di un device invece che in memoria (usato per gestire il Plug and Play) STOP# e PERR# segnalano errori RST# induce un reset nella CPU e in tutti i device sul bus SBO e SDONE segnali di cache snooping III.63
64 Bus USB (Universal Serial Bus) Bus economico concordato da varie aziende per la gestione di device di I/O a bassa velocità (~ 1995) Obiettivi: 1) Evitare switch, jumpers 2) Installazione di tipo esterno 3) Cavo di connessione unificato 4) Alimentazione fornita dal cavo 5) Fino a 127 dispositivi collegabili 6) Supporto di dispositivi real-time 7) Installazione a PC acceso 8) Reboot non necessario 9) Bus e dispositivi economici Tutti gli obiettivi sono di fatto rispettati III.64
65 USB: Specifiche Fondamentali Banda complessiva 1.5 MB/sec Limitata per ragioni di costo Root hub di connessione al bus PCI Connessione di dispositivi e di altri hub Struttura complessiva ad albero con massima ramificazione di 16 Connettori ai capi del cavo diversi Cavo a 4 fili: +5V, GND, 2 di segnale Alla connessione di un dispositivo: Interrupt: intervento del SO Richiesta di banda Assegnazione di indirizzo Indirizzo 0 usato per inizializzazione Logicamente connessione tra root hub e ciascun device con bit pipe dedicata III.65
66 USB: Struttura dei Frame Frame emessi ogni 1.00±0.05 msec Idle frame se non c è comunicazione Contenuto del frame: SOF: Start of Frame IN / OUT: richiesta in lettura/scrittura DATA: payload fino a 64 byte più controllo e codice di errore ACK / NACK: acknowledge o errore Polling usato invece delle interruzioni III.66
67 Chip di I/O: UART, USART e PIO UART (Univ. Async. Rec. Transm.) USART ( Sync. Async. ) Usati in interfacce parallelo/seriale PIO (Parallel Input/Output) Configurabile dalla CPU 3 Porti indipendenti da 8 bit con latch La CPU legge e scrive nei porti Possibile gestire anche semplici protocolli di handshaking CPU-device Per gestire device TTY-compatible III.67
68 Decodifica degli Indirizzi Spazio separato di I/O, oppure unico spazio (Memory-Mapped I/O) Alcuni indirizzi riservati ai porti di I/O Problema: ricavare i segnali di chip select ES EPROM: 0-2K 00000XXXXXXXXXXX 00000XXXXXXXXXXX RAM: 32K-34K 10000XXXXXXXXXXX 10000XXXXXXXXXXX PIO: FFFC-FFFF III.68
69 Decodifica Completa III.69
70 Decodifica Parziale III.70
Parte III Logica Digitale, Memorie, Microprocessori e Bus
Parte III Logica Digitale, Memorie, Microprocessori e Bus Calcolatori Elettronici(5 crediti), Prof. S. Salza a.a. 00-01 III.1 Circuiti Digitali INGRESSI i 1 i n CIRCUITO DIGITALE o 1 o m USCITE Circuiti
DettagliCalcolatori Elettronici Parte IV: Logica Digitale e Memorie
Anno Accademico 2001/2002 Circuiti Digitali Calcolatori Elettronici Parte IV: Logica Digitale e Memorie Prof. Riccardo Torlone Università di Roma Tre INGRESSI i 1 CIRCUITO o 1 i n DIGITALE! Circuiti elettronici
DettagliCalcolatori Elettronici Parte V: Bus. Prof. Riccardo Torlone Universita di Roma Tre
Calcolatori Elettronici Parte V: Bus Prof. Riccardo Torlone Universita di Roma Tre Architettura a più Bus n Diversi bus, interni ed esterni al chip n Soddisfano diverse esigenze: n Velocità di trasferimento
DettagliCircuiti digitali. Parte III. Logica Digitale e Memorie. Funzioni logiche (booleane) Tavola della verità
Circuiti digitali Parte III Logica Digitale e Memorie INGRESSI i 1 i n CIRCUITO DIGITALE Circuiti elettronici i cui ingressi e le cui uscite assumono solo due livelli Al circuito sono associate le funzioni
DettagliParte III. Logica Digitale e Memorie
Parte III Logica Digitale e Memorie III.1 Circuiti digitali INGRESSI i 1 i n CIRCUITO DIGITALE o 1 o m USCITE Circuiti elettronici i cui ingressi e le cui uscite assumono solo due livelli Al circuito sono
DettagliParte III. Logica Digitale e Memorie
Parte III Logica Digitale e Memorie III.1 Circuiti digitali INGRESSI i 1 i n CIRCUITO DIGITALE o 1 o m USCITE Circuiti elettronici i cui ingressi e le cui uscite assumono solo due livelli Al circuito sono
DettagliLogica Digitale. Fondamenti di Informatica - Prof. Gregorio Cosentino
Logica Digitale 1 Ma in fondo quali sono i mattoncini che compongono un calcolatore elettronico? Porte Circuiti Aritmetica Memorie Bus I/O And, Or, Nand, Nor, Not Multiplexer, Codif, Shifter, ALU Sommatori
DettagliCalcolatori Elettronici Parte IV: Logica Digitale e Memorie. Prof. Riccardo Torlone Università di Roma Tre
Calcolatori Elettronici Parte IV: Logica Digitale e Memorie Prof. Riccardo Torlone Università di Roma Tre Astrazione di un calcolatore L1 MACCHINA VIRTUALE (compilazione o interpretazione) L0 MACCHINA
DettagliLogica Digitale. Fondamenti Informatica 2 - Prof. Gregorio Cosentino
Logica Digitale 1 Ma in fondo quali sono i mattoncini che compongono un calcolatore elettronico? Porte Circuiti Aritmetica Memorie Bus I/O And, Or, Nand, Nor, Not Multiplexer, Codif, Shifter, ALU Sommatori
DettagliParte III. Logica Digitale, Memorie, Microprocessori e Bus. Calcolatori Elettronici (5 crediti) Prof.G.Cosentino III.1
Parte III Logica Digitale, Memorie, Microprocessori e Bus Calcolatori Elettronici (5 crediti) Prof.G.Cosentino III.1 Ma in fondo quali sono i mattoncini che compongono un calcolatore elettronico? Porte
DettagliClock. Corso di Architettura degli Elaboratori. Architetture degli Elaboratori. Circuiti combinatori e sequenziali.
Corso di Architettura degli Elaboratori Il livello logico digitale: Memoria Clock: un circuito che emette una serie di impulsi con una specifica larghezza e intermittenza Tempo di ciclo di clock: intervallo
DettagliClock. Corso di Architettura degli Elaboratori. Latch di tipo SR. Circuiti combinatori e sequenziali. Il livello logico digitale: Memoria
Corso di Architettura degli Elaboratori Il livello logico digitale: Memoria Matteo Baldoni Dipartimento di Informatica Università degli Studi di Torino C.so Svizzera, 85 I-49 Torino baldoni@di.unito.it
DettagliCalcolatori Elettronici Parte IV: Logica Digitale e Memorie
Anno Accademico 2013/2014 Calcolatori Elettronici Parte IV: Logica Digitale e Memorie Prof. Riccardo Torlone Università di Roma Tre Semplici elementi alla base di sistemi complessi Riccardo Torlone - Corso
DettagliClock. Corso di Architettura degli Elaboratori. Architetture degli Elaboratori. Latch di tipo SR sincronizzato. Latch di tipo SR
Corso di Architettura degli Elaboratori Il livello logico digitale: Memoria Dipartimento di Informatica Università degli Studi di Torino C.so Svizzera, 185 I-10149 Torino baldoni@di.unito.it http://www.di.unito.it/
DettagliLivello logico digitale bus e memorie
Livello logico digitale bus e memorie Principali tipi di memoria Memoria RAM Memorie ROM RAM (Random Access Memory) SRAM (Static RAM) Basata su FF (4 o 6 transistor MOS) Veloce, costosa, bassa densità
DettagliCalcolatori Elettronici Parte V: Microprocessori e Bus. Prof. Riccardo Torlone Universita di Roma Tre
Calcolatori Elettronici Parte V: Microprocessori e Bus Prof. Riccardo Torlone Universita di Roma Tre Architettura a più Bus n Diversi bus, interni ed esterni al chip n Soddisfano diverse esigenze: n Velocità
DettagliMemorie a semiconduttore
Memoria centrale a semiconduttore (Cap. 5 Stallings) Architettura degli elaboratori -1 Pagina 209 Memorie a semiconduttore RAM Accesso casuale Read/Write Volatile Memorizzazione temporanea Statica o dinamica
DettagliCon riferimento al funzionamento dei bus di un calcolatore: tracciare e illustrare il diagramma di temporizzazione di un
Esercizio su BUS Con riferimento al funzionamento dei bus di un calcolatore: tracciare e illustrare il diagramma di temporizzazione di un bus sincrono a 40 Mhz con linee condivise i per dati e indirizzi
DettagliCALCOLATORI ELETTRONICI. I dispositivi di memoria
CALCOLATORI ELETTRONICI I dispositivi di memoria I dispositivi di memoria Linguaggi ad alto livello/ Applicazioni SW Informatica Sistema operativo Assembler ISA Architettura di un calcolatore Memoria I/O
DettagliIl Sottosistema di Memoria
Il Sottosistema di Memoria Classificazione delle memorie Funzionalità Memoria di sola lettura (ROM) Memoria di lettura/scrittura Tecnologia Memoria a semiconduttori Memoria magnetica Memoria ottica Modalità
DettagliArithmetic Logic Unit
Arithmetic Logic Unit Circuito combinatorio all interno del processore per l esecuzione di istruzioni macchina di tipo aritmetico/ logiche (e di confronto) Quindi l ALU deve essere in grado di eseguire:
DettagliDIAGRAMMI TEMPORALI relativi all'esecuzione di una istruzione e agli accessi alla memoria:
DIAGRAMMI TEMPORALI relativi all'esecuzione di una istruzione e agli accessi alla memoria: 1 Memoria centrale: è costituita da una sequenza ordinata di registri; ciascun registro è individuato da un indirizzo;
DettagliMemorie Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella
Memorie Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella prof@quarella.net Tipi di memorie Possono essere classificate in base a varie caratteristiche:
DettagliReti logiche (2) Circuiti sequenziali
Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore
DettagliReti logiche (2) Circuiti sequenziali
Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore
DettagliParte IV. Bus e microprocessori
Parte IV Bus e microprocessori IV.1 Comunicazione nell elaboratore P M STRUTTURA DI INTERCONNESSIONE DISCO DISCO P PERIFERICHE P La struttura di interconnessione assicura la comunicazione fra le diverse
DettagliUniversità degli Studi di Cassino e del Lazio Meridionale
di Cassino e del Lazio Meridionale Corso di Tecnologie per le Memorie Anno Accademico Francesco Tortorella Gerarchia di memoria: vista complessiva Gerarchia di memoria: tecnologie Accesso casuale (random):
DettagliTipi di Bus. Bus sincrono. Comunicazioni nell elaboratore (e oltre) Bus sincroni e asincroni Standard commerciali (PCI,SCSI,USB)
Comunicazioni nell elaboratore (e oltre) Bus sincroni e asincroni Standard commerciali (PCI,SCSI,USB) Architettura degli Elaboratori (Prima Unità) Renato.LoCigno@dit.unitn.it www.dit.unitn.it/~locigno/didattica/archit/02-03/index.html
DettagliIl Sottosistema di Memoria
Il Sottosistema di Memoria Classificazione delle memorie Funzionalità Memoria di sola lettura (ROM) Memoria di lettura/scrittura Tecnologia Memoria a semiconduttori Memoria magnetica Memoria ottica Modalità
DettagliIl Sottosistema di Memoria
Il Sottosistema di Memoria Classificazione delle memorie Funzionalità Memoria di sola lettura (ROM) Memoria di lettura/scrittura Tecnologia Memoria a semiconduttori Memoria magnetica Memoria ottica Modalità
DettagliLa memoria - tecnologie
Architettura degli Elaboratori e delle Reti Lezione 26 La memoria - tecnologie Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 26 1/24 Indirizzi
DettagliCalcolatori Elettronici Parte V: Microprocessori e Bus
Anno Accademico 2013/2014 Calcolatori Elettronici Parte V: Microprocessori e Bus Prof. Riccardo Torlone Universita di Roma Tre Pinout Logico di un Micro-Processore Riccardo Torlone - Corso di Calcolatori
DettagliLa memoria - tecnologie
Architettura degli Elaboratori e delle Reti Lezione 26 La memoria - tecnologie Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 26 1/24 Indirizzi
DettagliIl Sottosistema di Memoria
Il Sottosistema di Memoria Calcolatori Elettronici 1 Memoria RAM RAM: Random Access Memory Tempi di accesso indipendenti dalla posizione Statica o Dinamica Valutata in termini di Dimensione (di solito
DettagliPorte logiche di base. Cenni circuiti, reti combinatorie, reti sequenziali
Porte logiche di base Cenni circuiti, reti combinatorie, reti sequenziali NOT AND A R A B R OR A R B Quindi NAND o NOR sono complete circuiti con solo porte NAND o solo porte NOR. Reti combinatorie Rete
DettagliSoluzione Esercizio 1
Esercizio 1 Si consideri un rappresentazione binaria in virgola mobile a 20 bit denominata ALFA, di cui si usa (nell ordine da sinistra a destra) 1 per il segno (0=positivo), 7 per l esponente, che è rappresentato
DettagliDIAGRAMMI TEMPORALI relativi all'esecuzione di una istruzione e agli accessi alla memoria:
DIAGRAMMI TEMPORALI relativi all'esecuzione di una istruzione e agli accessi alla memoria: Calcolatori Elettronici 2002/2003 - Diagr. temp. e Mem. dinamiche 1 Memoria centrale: è costituita da una sequenza
DettagliLivello logico-digitale
Livello logicodigitale Pagina 2 I circuiti digitali si basano su un piccolo numero di componenti elementari Circuito digitale =circuito in cui il valore di uscita può avere soltanto due valori (0 e 1)
DettagliIl quadro di insieme. Tecnologie per la memoria e gerarchie di memoria. Un ripasso: latch D e flip-flop D. Un ripasso: clock
Il quadro di insieme I cinque componenti di un calcolatore Tecnologie per la memoria e gerarchie di memoria Processore Unità di controllo Memoria Dispositivi di input Architetture dei Calcolatori (lettere
DettagliLa memoria - tecnologie
Architettura degli Elaboratori e delle Reti Lezione 26 La memoria - tecnologie Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 26 1/25 Struttura
DettagliFONDAMENTI DI INFORMATICA. Prof. PIER LUCA MONTESSORO. Facoltà di Ingegneria Università degli Studi di Udine. Reti logiche
FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Reti logiche 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 1 Nota di
DettagliParte IV. Bus e microprocessori
Parte IV Bus e microprocessori IV.1 Comunicazione nell elaboratore P M STRUTTURA DI INTERCONNESSIONE DISCO DISCO P PERIFERICHE P La struttura di interconnessione assicura la comunicazione fra le diverse
DettagliLezione 22 La Memoria Interna (1)
Lezione 22 La Memoria Interna (1) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Organizzazione della lezione Dove siamo e dove stiamo andando La gerarchia
DettagliCostruire memorie ancora più grandi
Costruire memorie ancora più grandi Assemblando blocchi di memoria potremmo ottenere memorie ancora più grandi, e così via. Vogliamo ottenere memorie di GBytes! Questo «scala»? Problemi: Numero enorme
DettagliPorte logiche di base. Cenni circuiti, reti combinatorie, reti sequenziali
Porte logiche di base Cenni circuiti, reti combinatorie, reti sequenziali NOT AND A R A B R OR A R B Quindi NAND o NOR sono complete circuiti con solo porte NAND o solo porte NOR. Reti combinatorie Rete
DettagliParte IV. Bus e microprocessori
Parte IV Bus e microprocessori IV.1 Comunicazione nell elaboratore P M STRUTTURA DI INTERCONNESSIONE DISCO DISCO P PERIFERICHE P La struttura di interconnessione assicura la comunicazione fra le diverse
DettagliParte IV. Bus e microprocessori
Parte IV Bus e microprocessori IV.1 Comunicazione nell elaboratore P M STRUTTURA DI INTERCONNESSIONE DISCO DISCO P PERIFERICHE P La struttura di interconnessione assicura la comunicazione fra le diverse
DettagliMultiplexer. Multiplexer 2 a 1 (a 1 bit) e sua implementazione. Multiplexer 2 a 1 (a 32 bit) e sua implementazione
Decoder Circuito combinatorio con n input e 2 n output Traduce gli n bit di input nell equivalente valore binario, e abilita a 1 l uscita corrispondente, mentre le altre uscite sono disabilitate a 0 Esiste
DettagliElettronica per l informatica. Cosa c è nell unità A. Unità A: Bus di comunicazione. A.1 Architetture di interconnessione A.2 Esempi commerciali
Elettronica per l informatica 1 Cosa c è nell unità A Unità A: Bus di comunicazione A.1 Architetture di interconnessione A.2 Esempi commerciali 2 Contenuto dell unità A Architetture di interconnessione
DettagliStruttura fisica di un calcolatore. Esempio di motherboard: ASRock. Esempio di motherboard: Acer. Oltre alla scheda madre:
Struttura fisica di un calcolatore Esempio di motherboard: ASRock La CPU risiede su una scheda madre, un circuito stampato contenente: bus integrati per il controllo dei bus (bridge, chipset) alcuni circuiti
DettagliStruttura di un elaboratore
Testo di rif.to: [Congiu] -.1,.2 (pg. 80 9) Struttura di un elaboratore 01.b Blocchi funzionali La memoria centrale Suddivisione in blocchi funzionali 1 I blocchi funzionali di un elaboratore Organizzazione
DettagliProcessore. Memoria I/O. Control (Parte di controllo) Datapath (Parte operativa)
Processore Memoria Control (Parte di controllo) Datapath (Parte operativa) I/O Memoria La dimensione del Register File è piccola registri usati per memorizzare singole variabili di tipo semplice purtroppo
Dettaglisenza stato una ed una sola
Reti Combinatorie Un calcolatore è costituito da circuiti digitali (hardware) che provvedono a realizzare fisicamente il calcolo. Tali circuiti digitali possono essere classificati in due classi dette
DettagliEsercizi Logica Digitale,Circuiti e Bus
Esercizi Logica Digitale,Circuiti e Bus Alessandro A. Nacci alessandro.nacci@polimi.it ACSO 214/214 1 2 Esercizio 1 Si consideri la funzione booleana di 3 variabili G(a,b, c) espressa dall equazione seguente:
DettagliMEMORIE AD ACCESSO CASUALE
MEMORIE Le memorie sono circuiti in grado di contenere un elevato numero di informazioni binarie in maniera organizzata e fornirle in uscita mediante una operazione detta LETTURA della memoria. A seconda
DettagliInput/Output. bus, interfacce, periferiche
Architettura degli Elaboratori e delle Reti Lezione 29 Input/Output: bus, interfacce, periferiche Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliModuli combinatori Barbara Masucci
Architettura degli Elaboratori Moduli combinatori Barbara Masucci Punto della situazione Ø Abbiamo studiato le reti logiche e la loro minimizzazione Ø Obiettivo di oggi: studio dei moduli combinatori di
DettagliELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino
ELETTRONICA II Prof. Dante Del Corso - Politecnico di Torino Gruppo H: Sistemi Elettronici Lezione n. 36 - H -1: Piastra di memoria statica Interfaccia con registri di I/O Interconnessioni e sistemi Protocolli
DettagliCircuiti Sequenziali
Circuiti Sequenziali I circuiti combinatori sono in grado di calcolare funzioni che dipendono solo dai dati in input I circuiti sequenziali sono invece in grado di calcolare funzioni che dipendono anche
DettagliSintesi Calcolatori Elettronici
Sintesi Calcolatori Elettronici Unità di misura Byte 1 2 KiloByte 1024 2 MegaByte 1048576 2 GigaByte 1073741824 2 TeraByte 1099511627776 2 1 Byte = 8 bit Complemento a 1 I numeri positivi vengono rappresentati
DettagliARCHITETTURA DI UN ELABORATORE! Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for Advanced Study, anni 40).!
ARCHITETTURA DI UN ELABORATORE! Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for Advanced Study, anni 40).! MACCHINA DI VON NEUMANN! UNITÀ FUNZIONALI fondamentali! Processore
DettagliArchitettura dei calcolatori
Cos'è un calcolatore? Architettura dei calcolatori Esecutore automatico di algoritmi Macchina universale Elementi di Informatica Docente: Giorgio Fumera Corso di Laurea in Edilizia Facoltà di Architettura
DettagliUn quadro della situazione
Reti logiche (1) Algebra booleana e circuiti combinatori 1 Un quadro della situazione In particolare gli argomenti qui trattati interessano ALU (Unità Aritmetico Logica) e CPU Elementi di memoria e progetto
DettagliArchitettura di un elaboratore
Architettura di un elaboratore Fondamenti di Informatica 1 Modello architetturale di un computer Ogni computer è costituito da un insieme di blocchi funzionali tra loro interconnessi da sistemi di comunicazioni,
DettagliLa memoria centrale di un calcolatore
Calcolatori Elettronici I A.A. 2018-2019 La memoria centrale di un calcolatore Prof. Roberto Canonico Dipartimento di Ingegneria Elettrica e delle Tecnologie dell Informazione 1 Definizione di memoria
DettagliStruttura fisica di un calcolatore
Struttura fisica di un calcolatore Esempio di motherboard: ASRock La CPU risiede su una scheda madre, un circuito stampato contenente: bus integrati per il controllo dei bus (bridge, chipset) alcuni circuiti
DettagliArchitettura di un elaboratore
Architettura di un elaboratore Fondamenti di Informatica 1 Modello architetturale di un computer Ogni computer è costituito da un insieme di blocchi funzionali tra loro interconnessi da sistemi di comunicazioni,
DettagliArchitettura di un elaboratore
Architettura di un elaboratore Modello architetturale di un computer Ogni computer è costituito da un insieme di blocchi funzionali tra loro interconnessi da sistemi di comunicazioni, per assolvere al
DettagliELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino. Gruppo G: Interfacciamento e interconnessioni Lezione n.
ELETTRONICA II Prof. Dante Del Corso - Politecnico di Torino Gruppo G: Interfacciamento e interconnessioni Lezione n. 35 - G - 6: Esempi di interfacce su bus Elettronica II - Dante Del Corso - Gruppo G
DettagliCorso di Architettura degli Elaboratori. Porte logiche (I) Architetture degli Elaboratori. Porte logiche (III) Porte logiche (II)
Corso di Architettura degli Elaboratori Il livello logico digitale: Algebra Booleana e Circuiti logici digitali di base Porte logiche (I) Invertitore a transistor: quando V in è basso, V out è alto e viceversa
DettagliMemorie elettroniche. 1. Parametri delle memorie
62 Fig. 1. Struttura di memoria. Memorie elettroniche Le memorie elettroniche sono dispositivi che immagazzinano informazioni sotto forma di codici binari. I dati memorizzati possono essere scritti (write)
DettagliCalcolatori Elettronici
Calcolatori Elettronici Cenni sulle memorie Francesco Lo Presti Rielaborate da Salvatore Tucci Clocking q Il segnale di Clock definisce quando i segnali possono essere letti e quando possono essere scritti
DettagliCircuiti e reti combinatorie. Appendice A (libro italiano) + dispense
Circuiti e reti combinatorie Appendice A (libro italiano) + dispense Linguaggio del calcolatore Solo assenza o presenza di tensione: o Tante componenti interconnesse che si basano su e Anche per esprimere
DettagliStrutture di Interconnessione in un calcolatore
Strutture di Interconnessione in un calcolatore Introduzione ai Bus e ruoli dei dispositivi. Linee dei Bus, Ampiezza. Temporizzazione: Bus sincroni e asincroni. Un esemepio di read da memoria Arbitraggio:
DettagliInput/Output. bus, interfacce, periferiche
Architettura degli Elaboratori e delle Reti Lezione 29 Input/Output: bus, interfacce, periferiche Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliLa memoria - tecnologie
Architettura degli Elaboratori e delle Reti Lezione 26 La memoria - tecnologie Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 25 1/21 Sommario!
DettagliCalcolatori Elettronici B a.a. 2004/2005
Calcolatori Elettronici B a.a. 2004/2005 RETI LOGICHE: RICHIAMI Massimiliano Giacomin 1 Unità funzionali Unità funzionali: Elementi di tipo combinatorio: - valori di uscita dipendono solo da valori in
DettagliMemorie a semiconduttore (1)
Elettronica II Corso di Laurea in Informatica Crema, 22 maggio 2002 (1) Department of Electrical Engineering The University of Texas at Dallas P.O. Box 830688 Richardson, Texas 75083 E-mail: stefano@utdallas.edu
DettagliBIU - Bus Interface Unit. EU - Execution Unit. indipendente e asincrono: Costituito da due unità che operano in modo parzialmente
Sistemi Roberta Gerboni Introdotto sul mercato nel giugno 1978 Primo processore a 16 bit Costituito da due unità che operano in modo parzialmente indipendente e asincrono: EU - Execution Unit BIU - Bus
DettagliCalcolatori Elettronici
Calcolatori Elettronici LIVELLO ORGANIZZAZIONE: SCHEMI DI BASE ALU e REGISTER FILE Massimiliano Giacomin 1 DOVE CI TROVIAMO LIVELLO SIST. OP. Application Binary Interface (ABI) ISA Instruction Set Architecture
DettagliDispositivi di I/O. Dispositivi di I/O
Dispositivi di I/O Architetture dei Calcolatori (lettere A-I) Dispositivi di I/O Un dispositivo di I/O è costituito da due componenti: Il dispositivo fisico effettivo (disco, stampante, mouse, video, )
DettagliMemorie e circuiti sequenziali
Memorie e circuiti sequenziali Salvatore Orlando Arch. Elab. - S. Orlando 1 Elementi di memoria I circuiti combinatori sono in grado di calcolare funzioni che dipendono solo dai dati in input I circuiti
DettagliArchitettura dei computer
Architettura dei computer In un computer possiamo distinguere quattro unità funzionali: il processore la memoria principale la memoria secondaria i dispositivi di input/output 1 Fornisce la capacità di
DettagliReti combinatorie. Reti combinatorie (segue)
Reti combinatorie Sommatore Sottrattore Reti sequenziali Generatore di sequenze Riconoscitore di sequenze Reti combinatorie PROGRAMMAZIONE Il programmatore riporta le istruzioni che il calcolatore dovrà
DettagliArchitettura. Argomenti. Modello di Von Neumann. Corso di Laurea in Ingegneria Biomedica aa 2003/2004. Ing. Antonio Coronato. Modello di Von Neumann
Architettura Corso di Laurea in Ingegneria Biomedica aa 2003/2004 Ing. Antonio Coronato 1 Argomenti Modello di Von Neumann, Bus, Memoria centrale e dispositivi Data Path delle architetture di Von Neumann
DettagliUniversità degli Studi di Cassino
Corso di Il Sistema di bus Anno Accademico 2006/2007 Francesco Tortorella Connettiamo tutto! Sistema di elaborazione: struttura formata da unità diverse (CPU, moduli di memoria, moduli di I/O) collegate
DettagliAXO Architettura dei Calcolatori e Sistemi Operativi. reti sequenziali
AXO Architettura dei Calcolatori e Sistemi Operativi reti sequenziali Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock Bistabili D e SR sincroni Flip-flop
DettagliArchitettura dei sistemi di elaborazione (La memoria parte 3)
Architettura dei sistemi di elaborazione (La memoria parte 3) Memoria Principale Contiene i programmi che la CPU esegue e i dati cui la stessa CPU può accedere direttamente. Tecnologia di implementazione:
DettagliNicola Amoroso. Corso introduttivo sui microcontrollori A. S Microprocessori - Microcontrollori.
Corso introduttivo sui microcontrollori A. S. 2007 2008 Microprocessori - Microcontrollori Nicola Amoroso namoroso@mrscuole.net NA L1 1 Cosa e un microcontrollore? > Un piccolo computer, contenente al
DettagliEsempio di motherboard: ASRock
Struttura fisica di un calcolatore La CPU risiede su una scheda madre, un circuito stampato contenente: bus integrati per il controllo dei bus (bridge, chipset) alcuni circuiti di controllo e relative
DettagliPorte logiche. Porte logiche. Corso di Architettura degli Elaboratori. Algebra Booleana
Corso di Architettura degli Elaboratori Il livello logico digitale: Algebra Booleana e Circuiti logici digitali di base Matteo Baldoni Dipartimento di Informatica Università degli Studi di Torino C.so
DettagliELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino
ELETTRONICA II Prof. Dante Del Corso - Politecnico di Torino Gruppo G: Interfacciamento e interconnessioni Lezione n. 34 - G - 5: Protocollo a livello transazione Esempi di bus reali Interconnessioni 3
Dettagli