10. Transistor a effetto di campo. Corso di Fondamenti di Elettronica Fausto Fantini a.a

Transcript

1 10. Transistor a effetto di campo Corso di Fondamenti di Elettronica Fausto Fantini a.a

2 Transistor a effetto di campo

3 Transistor a effetto di campo MOSFET: Metal/Oxide/Semiconductor/Field/Effect/Transistor IGFET: (sinonimo di MOSFET) Insulated/Gate/Field/Effect/Transistor MESFET: Metal/Semiconductor/Field/Effect/Transistor JFET: Junction/Field/Effect/Transistor HEMT: High/Electron/Mobility/Transistor

4 Transistor a effetto di campo Sono tutti dispositivi unipolari, cioè la corrente che scorre nel canale è costituita da un solo tipo di cariche. Tutti i FET sono controllati in tensione. Gli elettrodi sono detti: o Gate è l elettrodo di controllo; o Source è la sorgente delle cariche; o Drain è l eletrodo che raccoglie le cariche; o Substrato è isolato dal canale.

5 Transistor a effetto di campo Esistono FET a canale n e a canale p. Quando il canale esiste in assenza di alimentazione il FET è detto a svuotamento (depletion) o normalmente ON. Quando il canale viene formato applicando tensione al gate il FET è detto ad arricchimento (enhancement) o normalmente OFF. Solo i MOSFET possono essere ad arricchimento.

6 Simbolo dei MOSFET DEPLETION ENHANCEMENT

7 Transistor MOS a canale n ad arricchimento

8 Simboli dei JFET

9 Schema del JFET Il JFET può essere solo a svuotamento (normalmente ON)

10 Transistor MOS a canale n ad arricchimento W Polysilicon Gate Gate oxide Source n+ L p substrate Drain n+ Field-Oxide (SiO 2 ) p+ stopper Bulk (Body)

11 Il valore di V GS per il quale nel canale gli elettroni divengono più numerosi delle lacune è detto tensione di soglia. Transistor MOS a canale n ad arricchimento (enhancement) + S V D GS G - n+ n+ n-channel p-substrate D epletion R egion B

12 Tensione di soglia nei MOS enhancement Il valore di V GS per il quale nel canale gli elettroni divengono più numerosi delle lacune è detto tensione di soglia. La tensione di soglia è positiva per i MOS a canale n e negativa per i MOS a canale p.

13 The Threshold Voltage where V T = V T0 + ( -2 F + V SB - -2 F ) V T0 is the threshold voltage at V SB = 0 and is mostly a function of the manufacturing process Difference in work-function between gate and substrate material, oxide thickness, Fermi voltage, charge of impurities trapped at the surface, dosage of implanted ions, etc. V SB is the source-bulk voltage F = - T ln(n A /n i ) is the Fermi potential ( T = kt/q = 26mV at 300K) is the thermal voltage; N A is the acceptor ion concentration; n i 1.5x10 10 cm -3 at 300K is the intrinsic carrier concentration in pure silicon) = (2q si N A )/C ox is the body-effect coefficient (impact of changes in V SB ) ( si =1.053x10-10 F/m is the permittivity of silicon; C ox = ox /t ox is the gate oxide capacitance with ox =3.5x10-11 F/m)

14 The Threshold Voltage V T0 is the threshold voltage at V SB = 0 and is mostly a function of the manufacturing process: where: V T0 = ms - 2 F (Q B0 + Q SS + Q I )/C ox Q B0 is the charge stored in the depletion layer and depends mainly on the doping N A. Q B0 = (2qNA Si I2 F I) 1/2 Q SS is the surface charge. Q I is the charge due to the ion implantation, made to adjust the threshold. ms is the workfunction difference between the gate material and the substrate C ox = ox /t ox is the gate oxide capacitance per unit area

15 The Body Effect on the Threshold Voltage The source-bulk voltage V SB is always positive in a NMOS transistor and, in any case, cannot be lower than 0,6V, in order to avoid the forward biasing of the source-bulk junction. When V SB increases, the depletion region width (vertical in the figure) increases and so does the number of ionized impurities in it. Therefore the amount of charge to be balanced by the gate voltage increases and V T increases. If possible, we keep source and bulk at the same potential.

16 Transistor in Linear Mode Assuming V GS > V T S V GS G D V DS I D n+ - V(x) + n+ x B The current is a linear function of both V GS and V DS

17 Transistor in Linear Mode Assume now that V GS > V T and a small voltage V DS is applied between drain and source. At a point x along the channel, the voltage is V(x) and the gate-to-channel voltage at that point equals (V GS - V(x)) > V T The induced charge per unit area is: The current is given by: where: Q i (x) = - C ox [V GS - V T - V(x)] I D = v n (x) Q i (x) W v n (x) = - n E(x) = n (dv/dx) I D dx = n C ox W [V GS - V T - V(x)] dv To be integrated along the channel length L

18 Voltage-Current Relation: Linear Mode For long-channel devices (L > 0.25 micron) When V DS where V GS V T I D = k n W/L [(V GS V T )V DS V DS2 /2] k n = nc ox = n ox/t ox = is the process transconductance parameter ( n is the carrier mobility (m 2 /Vsec)) k n = k n W/L is the gain factor of the device For small V DS, there is a linear dependence between V DS and I D, hence the name resistive or linear region

19 I D (A) Current-Voltage Relations A good ol transistor -4 x 10 6 VGS= 2.5 V 5 4 Resistive Saturation VGS= 2.0 V 3 2 V DS = V GS - V T VGS= 1.5 V Quadratic Relationship 1 VGS= 1.0 V V DS (V)

20 Transistor in Saturation Mode Assuming V GS > V T S V GS G V DS V DS > V GS - V T D I D n+ - V GS - V + n+ T B Pinch-off The current remains constant (saturates).

21 Voltage-Current Relation: Saturation Mode For long channel devices When V DS V GS V T I D = (k n /2) W/L [(V GS V T ) 2 ] since the voltage difference over the induced channel (from the pinch-off point to the source) remains fixed at V GS V T However, the effective length of the conductive channel is modulated by the applied V DS, so I D = I D (1 + V DS ) where is the channel-length modulation (varies with the inverse of the channel length)

22 Confronto tra MOS a canale n enhancement e depletion Il MOS depletion conduce per V GS =0 e questa corrente è detta di saturazione: I DSS. La sua tensione di soglia è negativa e comporta lo spegnimento del transistor. Il MOS depletion funziona anche con V GS positive. Il MOS enhancement ha tensione di soglia positiva, che comporta la sua accensione. Il MOS enhancement non funziona con tensioni negative.

23 Caratteristica del JFET a canale n Il JFET è solo a svuotamento. La I DSS è la massima corrente che può percorrere il canale. Il JFET non funziona per tensioni V GS positive.

24 Caratteristica di trasferimento Il funzionamento avviene prevalentemente in saturazione. La relazione è di tipo quadratico: I D =K(V GS -V T ) 2. La transconduttanza vale: g m =di D /dv GS

25 Circuito equivalente a piccolo segnale La resistenza di drain r d dà conto della non idealità delle caratteristiche di uscita, dovute, nel MOS, allo spostamento del punto di pinch-off con V DS a causa dell allargamento della zona svuotata della giunzione drain/substrato.

26 Circuito equivalente alle alte frequenze Il MOS è sostanzialmente un condensatore, quindi sono presenti capacità tra tutti i suoi terminali. I fattori che definiscono le capacità sono: La struttura del MOS La carica nel canale Le giunzioni di source e drain verso il substrato A parte la prima sono tutte non lineari e dipendono dalle tensioni applicate.

27 Capacità parassite nel MOS G C GS C GD S D C SB C GB C DB B

28 The Gate Capacitance Polysilicon gate Source n + x d x d W Drain n + L d Top view Gate-bulk overlap t ox Gate oxide n + L n + Cross section

29 MOS Structure Capacitances Capacitance (per unit area) between gate and channel: C ox = ox /t ox Parasitic capacitance between gate and source (drain): C GS0 = C GD0 = C ox x d W = C 0 W where C 0 is the overlap capacitance per unit width

30 MOS Channel Capacitances The gate-to-channel capacitance depends on the operation region and voltages Cut-off: C G = C ox WL + 2 C 0 W Resistive: C G = C ox WL + 2 C 0 W Saturation: C G = (2/3) C ox WL + 2 C 0 W

31 Gate Capacitance G G G C GC C GC C GC S D S D S D Cut-off Resistive Saturation

32 Junction Capacitances Channel-stop implant N A 1 Side wall W Source N D Bottom x j Side wall L S Channel Substrate N A

33 Junction Capacitances Bottom-plate capacitance: C b = C jb WL S where C jb is the junction capacitance per unit area Side-wall capacitance: C sw = C jsw (W + 2L S ) where C jsw = C jsw x j is the capacitance per unit perimeter

34 Junction Capacitance

35 Effetto Miller Il circuito equivalente può essere semplificato grazie all effetto Miller, secondo il quale l effetto di C gd può essere sostituito da quello di una capacità C T =(A v +1) C gd posta tra gate e source e che contiene anche l effetto di C gs.

36 Resistenze parassite G Polysilicon gate L D D rain contact V G S,eff S D W R S R D D rain Per tener conto delle resistenze parassite, nel modello a piccoli segnali si inserisce la resistenza r gs.

37 Amplificatore a nmosfet depletion Il MOSFET a svuotamento viene polarizzato a V GS =0. C evita che una componente continua del segnale di ingresso v i sposti il punto di lavoro.

38 Amplificatore a nmosfet enhancement Il MOSFET ad arricchimento richiede che V GS >0, questo viene ottenuto attraverso R 1 e R 2.

39 Amplificatore a njfet Il JFET a canale n è sempre a svuotamento, quindi richiede che V GS <0, il che si può ottenere alzando il potenziale del source con R S.

40 Amplificatore a nfet generico In generale, si potrebbe ottenere il circuito di polarizzazione di un qualunque FET a canale n semplicemente aggiungendo una terza sorgente V GG, ma questo non è conveniente.

41 Circuito equivalente di un amplificatore a nfet a source comune Trascurando l effetto di C, v i =v gs. Nel caso del MOSFET enhancement: R G =R 1 //R 2 v o =-g m v gs (r d //R D ) Quindi il guadagno di tensione vale: (v o /v i ) =-g m r d R D /(r d +R D ) Resistenza di ingresso r i =R G Resistenza di uscita r o = (r d //R D )

42 Esempio

43 Punto di lavoro

44 Limiti di impiego di un FET

45 Amplificatore retroazionato La presenza della R S determina una caduta tra source e massa, che cresce al crescere della corrente I DS, ma questo provoca un calo della V GS e quindi una diminuzione della corrente stessa: ho quindi una retroazione negativa

46 Amplificatore retroazionato i d =g m v gs =g m (v g -v s ) v s =R S i d v s =g m v g /(g m +1/R S ) Se (1/R S )<<1 sarà v s v g v i v o =-R D i d =-R D v s /R S (v o /v i ) =-R D /R S

47 Esempio

48 Condensatore di disaccoppiamento L uso della retroazione negativa porta alla diminuzione del guadagno. Per ovviare si introduce CS, che deve essere di valore tale da cortocircuitare a massa il source alle frequenze di segnale, per cui:(v o /v i )=-g m R D Ma a bassa frequenza l impedenza del condensatore non è trascurabile e il guadagno torna a (v o /v i )=-R D /R S Frequenza di taglio inferiore: f o 1/2 RC S

49 Esempio

50 Inseguitore di source La connessione è qui a drain comune. La trattazione è uguale a quella vista prima.

51 Inseguitore di source i d =g m v gs =g m (v g -v s ) v s =R s i d v s =g m v g /(g m +1/R S ) Se (1/R S )<<1 sarà v s v g v o v i Quindi la tensione di uscita insegue la tensione di gate che corrisponde all ingresso. Resistenza di uscita r o =v s /i s per v g =0. i s =i d da cui r o =1/g m Resistenza di ingresso r i =R 1 //R 2 Guadagno (v o /v i )=1

52 Amplificatore differenziale I due transistor sono identici. v gs1 =v 1 -v s e v gs2 =v 2 -v s

53 Circuito equivalente dell Amplificatore differenziale La somma delle correnti in P 1 : g m v gs1 +[(v 3 -v s )/r d ]+g m v gs2 +[(v 4 -v s )/r d ]-v s /R S =0 g m (v 1 -v s )+[(v 3 -v s )/r d ]+g m (v 2 -v s )+[(v 4 -v s )/r d ]-v s /R S =0 La somma delle correnti in P 2 : (v 3 /R D )+(v 4 /R D )+(v s /R S )=0 La somma delle correnti in P3: (v 3 /R D )+[(v 3 -v s )/r d ]+g m (v 1 -v s )

54 Circuito equivalente dell Amplificatore differenziale Supponiamo che la variazione della corrente in R S sia piccola, cioè si abbia qui un generatore di corrente costante: (v s /R S ) 0 (v 3 /R D )+(v 4 /R D )=0 da cui v 3 =-v 4 =-g m (v 1 -v 2 )/2[(1/r d )+(1/R D )] Guadagno differenziale di tensione: (v o /v i )=(v 3 -v 4 )/(v 1 -v 2 ) =-g m /[(1/r d )+(1/R D )] In genere r d >>R D da cui (v o /v i )=- g m R D

55 A d =V o /(V + -V_) Circuito equivalente

56 Amplificatore reale Negli amplificatori reali non riesco ad eliminare completamente la componente di modo comune, V icm, che viene amplificata.

57 Amplificatore reale In pratica: V o =A d V id +A cm V icm Deve essere A d >>A cm Rapporto di reiezione di modo comune: CMRR=20Log( A d / A cm )

58 Rapporto di reiezione di modo comune Il CMRR è dato dal rapporto tra il guadagno differenziale e quello di modo comune. Nel modello ci siamo riportati al caso ideale ponendo nulla la corrente in R S. In pratica CMRR g m R S, quindi devo avere una resistenza molto alta oppure sostituirla con un generatore di corrente costante (quasi) ideale.

59 Generatori di corrente costante a FET Nei FET a svuotamento si realizza facilmente un generatore di corrente costante collegando gate e source in modo da avere I D =I DSS. Si può variare la corrente inserendo una resistenza variabile sul source. depletion

60 Amplificatore differenziale a JFET

61 Generatori di corrente costante a MOSFET enhancement Si realizza uno specchio di corrente

62 FET come resistenza controllata in tensione Per basi valori di VDS, ID cresce linearmente con VDS e dipende da VGS: I D = k n W/L [(V GS V T )V DS V DS2 /2] Al crescere di Vo, la retroazione fa crescere la resistenza in modo da tenere costante l uscita.

63 Il FET come interruttore

64 Integratore I C +I R =0 I R =V i /R V o = Q/C Q=0 per t=0 La carica è data dall integrale della corrente, quindi: V o = (1/RC) INT(V i dt)

65 Integratore con reset Accendendo il MOSFET si scarica il condensatore, azzerando l uscita del circuito.

66 Integratore con reset come generatore di dente di sega Il circuito genera un onda a dente di sega se V i è una tensione costante e se l uscita è collegata al segnale di reset in modo da generare un impulso quando V o raggiunge un determinato valore.

67 Circuiti sample and hold A interruttore chiuso il condensatore si carica al livello della tensione d ingresso (sample) e mantiene la carica e quindi la tensione (hold) quando l interruttore viene aperto.

68 Circuiti sample and hold Se la resistenza di uscita della sorgente è alta la carica del condensatore (campionamento) sarà lenta. Se la resistenza di ingresso del carico è bassa il condensatore si scarica rapidamente. Vanno impiegati amplificatori buffer a guadagno unitario, con alta impedenza di ingresso e bassa impedenza di uscita e interruttori MOSFET.

69 Circuiti sample and hold

70 Il FET come interruttore logico

71 Interruttore CMOS

72 I D (A) Current-Voltage Relations nmos Deep-Submicron Era 2.5 x Early Saturation VGS= 2.5 V 1.5 VGS= 2.0 V 1 VGS= 1.5 V Linear Relationship 0.5 VGS= 1.0 V V DS (V)

73 Short Channel Effects Behavior of short channel device mainly due to 10 5 Velocity saturation the velocity of the carriers saturates due to scattering (collisions suffered by the carriers) 0 0 c= 1,5 3 (V/ m) For an NMOS device with L = 0.25 m, only a couple of volts difference between D and S are needed to reach velocity saturation. PMOS devices saturates at a higher.

74 Velocity Saturation Effects 10 For short channel devices and large enough V GS V T V DSAT < V GS V T so the device enters saturation before V DS reaches V GS V T and operates more often in saturation 0 I DSAT has a linear dependence wrt V GS so a reduced amount of current is delivered for a given control voltage

75 MOS I D -V GS Characteristics X ,5 1 1,5 2 2,5 V GS (V) Linear (short-channel) versus quadratic (long-channel) dependence of I D on V GS in saturation Velocity-saturation causes the short-channel device to saturate at substantially smaller values of V DS resulting in a substantial drop in current drive (for V DS = 2.5V, W/L = 1.5)

76 Short Channel I-V Plot (NMOS) 2,5 2 X 10-4 Early Velocity Saturation V GS = 2.5V 1,5 V GS = 2.0V 1 Linear Saturation V GS = 1.5V 0,5 V GS = 1.0V 0 0 0,5 1 1,5 2 2,5 V DS (V) NMOS transistor, 0.25um, L d = 0.25um, W/L = 1.5, V DD = 2.5V, V T = 0.4V

77 Short Channel I-V Plot (PMOS) All polarities of all voltages and currents are reversed -2 V DS (V) V GS = -1.0V -0,2 V GS = -1.5V -0,4 V GS = -2.0V -0,6-0,8 V GS = -2.5V -1 X 10-4 PMOS transistor, 0.25um, L d = 0.25um, W/L = 1.5, V DD = 2.5V, V T = -0.4V