Esercitazione del 12/04/ Soluzioni
|
|
- Ambrogio Giuseppe
- 5 anni fa
- Visualizzazioni
Transcript
1 Esercitazione del 12/04/ Soluzioni 1. Automi a stati finiti: introduzione Supponiamo di avere un sistema che si può trovare in uno stato appartenente ad un insieme finito di stati possibili. Ex: Immaginiamo un incrocio tra due strade regolate tramite semafori. A 1 B 1 B 2 A 2 Un semaforo può trovarsi in uno dei seguenti stati (consideriamo per semplicità una sola coppia di semafori, ex. A 1 e A 2 ): S = {rosso, verde, giallo, lampeggiante} Supponiamo che il nostro sistema sia dotato di ingressi che condizionano l evoluzione del sistema stesso. Supponiamo che l insieme dei possibili valori di ingresso sia anch esso finito e supponiamo che il sistema, a determinati istanti di tempo, cambi di stato in funzione degli ingressi e dello stato corrente. Ex:Il semaforo dell esempio precedente potrebbe avere in ingresso un sensore che lo informa se è giorno o notte in modo da cambiare il suo stato in lampeggiante quando è notte e si presuppone che il traffico sia così esiguo da rendere il controllo semaforico superfluo. In ingresso al sistema quindi possiamo avere due segnali possibili: I={giorno, notte} Durante il giorno il semaforo segue la usuale sequenza di stati mentre durante la notte il semaforo resta lampeggiante. La transizione giorno-notte, cioè la transizione tra sequenza normale e lampeggiante, supponiamo avvenga la prima volta che il semaforo transita per il rosso durante la notte mentre la transizione notte-giorno porta immediatamente lo stato lampeggiante nello stato verde.
2 L insieme delle possibili transizioni sarà una funzione tra tutti i possibili ingressi e tutti possibili stati verso l insieme degli stati: giorno e verde giallo giorno e giallo rosso giorno e rosso verde giorno e lampeggiante verde # questa transizione avviene solo la # prima volta che il sensore rileva # il giorno # Quando il sensore rileva che # è giunta la notte, attende il rosso notte e verde giallo notte e giallo rosso notte e rosso lampeggiente # quindi passa a lampeggiante notte e lampeggiante lampeggiante # e rimane lampeggiante fino alla # alla prossima transizione # notte-giorno Supponiamo infine che il sistema, in funzione dello stato corrente, generi uno di un insieme finito di possibili segnali di uscita. Ex: L insieme dei possibili segnali in uscita del sistema semaforico sono i seguenti: O={luce_rossa, luce_verde, luce_gialla, luce_lampeggiante} La funzione che associa gli stati ai segnali di uscita è banalmente la seguente: verde luce_verde rosso luce_rossa giallo luce_gialla lampeggiante luce_lampeggiante Sistema di questo tipo sono detti Automa a Stati Finiti (Finite State Automata), e può essere descritto formalmente con una 5-pla: M = < S, I, O, δ, λ > dove: S è l insieme finito degli stati possibili I è l insieme possibile dei valori in ingresso O è l insieme dei possibili valori in uscita δ è la funzione che lega ingressi e stato corrente con lo stato prossimo λ è la funzione che lega lo stato e l ingresso correnti alle uscite L esempio precedente descrive un sistema in cui l uscita dipende solo dallo stato corrente; un automa di questo tipo è detto Automa di Moore. Se l uscita dipende sia dallo stato corrente che dagli ingressi, come enunciato nella definizione precedente, allora è detto Automa di Mealy. Nell automa di Moore le uscite sono collegate allo stato corrente del sistema, nell automa di Mealy sono collegate alle transizioni da uno stato ad un altro. I due automi sono equivalenti, cioè un sistema che si può realizzare con un dei due modelli può essere sempre realizzato anche con l altro modello. In generale, gli
3 automi di Mealy hanno meno stati del corrispondente automa di Moore, anche se sono più complicati da sintetizzare. A volte può essere utile indicare lo stato iniziale s 0 dell automa (ad esempio lo stato che assume il sistema all atto dell accensione o in risposta ad un segnale di reset). In questo caso il modello teorico diventa una 6-pla: M = < S, I, O, δ, λ, s 0 > 2. Grafo di transizione degli stati (STG -State Transition Graph) Il Grafo di Transizione degli Stati permette di descrivere completamente un automa a stati finiti attraverso un grafo orientato ed etichettato. Ad ogni stato corrisponde un nodo del grafo. Se è possibile una transizione da uno stato A ad uno stato B in relazione ad un ingresso i allora sul grafo esisterà un arco orientato dal nodo corrispondente ad A al nodo corrispondente a B, etichettato con i. Nel caso di automi di Moore in cui l uscita è funzione del solo stato corrente, l indicazione dell uscita u corrispondente ad uno stato A è riportata all interno del nodo che identifica lo stato A. Ex: L esempio precedente può essere descritto tramite un automa di Moore a quattro stati: Giallo Luce_gialla Stati Giorno, Notte Rosso Luce_rossa Valori in uscita Giorno, Notte Giorno Notte Notte Valori in ingresso Verde Luce_Verde Giorno Transizioni Lamp. Luce_Lamp Nel caso di un automa di Mealy in cui l uscita è generata in corrispondenza delle transizioni da uno stato ad un altro, ogni arco (e quindi ogni transizione) viene etichettato, oltre che con l ingresso che guida la transizione, anche con l uscita corrispondente. Ex: Supponiamo di avere un metronomo che genera un segnale bistabile e supponiamo che sia possibile scegliere, attraverso un selettore, il tipo di segnale in uscita: tic-tac oppure ping-pong. Un sistema del genere è descrivibile con un automa di Mealy a due stati e un ingresso binario. L STG corrispondente è:
4 Valori in ingresso stato_tic-ed ping-pong pong_signal tic-tac tac_signal tic-tac tic_signal stato_tac-ed Valori in uscita ping-pong ping_signal Transizioni Stati 3. Tabella di transizione degli stati (STT - State Transition Table) Un altro modo per descrivere completamente un automa a stati finiti è dato dalla Tabella di Transizione degli Stati che riporta in forma tabellare la funzione di transizione δ e la funzione di uscita λ. Nel caso di un automa di Moore per ogni stato corrente possibile e per ogni combinazione degli ingressi viene indicato lo stato prossimo raggiunto dall automa. Un ulteriore colonna della tabella esprime infine la relazione tra stato del sistema e uscita corrispondente. Ex: STT relativa al semaforo degli esempi precedenti: Ingresso δ λ Stato giorno notte Uscita rosso verde lampeggiante luce_rossa verde giallo giallo luce_verde giallo rosso rosso luce_gialla lampeggiante verde lampeggiante luce_lamp. Nel caso di un automa di Mealy per ogni stato corrente possibile e per ogni combinazione degli ingressi viene indicato sia lo stato prossimo raggiunto dall automa che l uscita corrispondente. Ex: STT relativa all esempio del metronomo: Ingresso δ λ Stato ping-pong tic-tac stato_tic-ed stato_tac-ed ping_signal stato_tac-ed tac_signal stato_tac-ed stato_tic-ed pong_signal stato_tic-ed pong_signal
5 4. Reti sequenziali sincrone: modello di Huffman. Una rete combinatoria è un sistema in cui uscita è univocamente determinata dallo stato degli ingressi, indipendentemente dai valori degli ingressi agli istanti precedenti (sistemi stateless). Se l uscita del sistema al contrario dipende anche dall evoluzione nel passato degli ingressi allora il sistema è detto rete sequenziale (sistemi statefull). Le reti sequenziali sono caratterizzate in ogni istante da uno stato corrente che descrive l informazione immagazzinata dal sistema circa i segnali giunti in ingresso nel passato. L uscita di una rete sequenziale così come lo stato prossimo della rete è una funzione dello stato e degli ingressi attuali. Se la rete evolve da uno stato all altro in risposta ad segnale di sincronismo, o clock, allora è detta rete sequenziale sincrona. Il modello di Huffman descrive una rete sequenziale sincrona che può essere utilizzata per costruire fisicamente automi a stati finiti di Moore e Mealy. n Ingressi n m Rete combinatoria che realizza δ e λ m t t Uscite m latch tipo DT che memorizzano lo stato Clock Modello di Huffman 5. Sintesi di un automa di Moore: Sommatore binario sequenziale infinito. Si vuole costruire una rete sequenziale che dati in ingresso due sequenze di bit, dal bit meno significato ai bit più significativi realizzi la somma binaria con l usuale algoritmo aritmetico della somma bit a bit con riporto I I 1 Σ O
6 Il sistema in ogni passo di calcolo deve ricordare il risultato della somma dei due bit in ingresso al momento e l eventuale riporto generato dai due bit che andrà propagato ai due bit seguenti. Il numero di stati del sistema è quindi pari a quattro: Stato Descrizione S 0 S= 0, R=0 S 1 S= 1, R=0 S 2 S= 0, R=1 S 3 S= 1, R=1 L ingresso del sistema è costituito dai due bit da sommare. Le configurazioni in ingresso possibili (corrispondenti all alfabeto di ingresso) sono quindi quattro: 00, 01, 10, 11. L uscita è costituita da un solo bit che può assumere sono due configurazioni, 0 oppure 1, corrispondente alla somma dei due bit in ingresso più l eventuale riporto precedente. Definiamo l automa di Moore corrispondente attraverso la STT: δ λ Stato I 0 I 1 =00 I 0 I 1 =01 I 0 I 1 =10 I 0 I 1 =11 O S 0 S 0 S 1 S 1 S 2 0 S 1 S 0 S 1 S 1 S 2 1 S 2 S 1 S 2 S 2 S 3 0 S 3 S 1 S 2 S 2 S 3 1 L STG del sistema è il seguente: S Un automa di Moore è fisicamente realizzabile tramite un circuito sequenziale così formato (è in pratica un modello di Huffman): S , 10 01, , S , S 2 0
7 Clk I n Rete combinatoria che realizza δ Vettore di m latch DT Rete combinatoria che realizza λ m m t O Il numero di latch occorrenti per memorizzare n stati è pari all intero più piccolo non minore del logaritmo in base 2 di n. Poiché il sommatore richiede 4 stati i numero di latch da utilizzare sarà: n.latch = int_not_less( log 2 4 ) = 2. Il circuito che realizza il sommatore dell esempio è quindi: Clk I 0 I 1 D 0 δ λ O 0 D 1 Per sintetizzare le funzioni stato prossimo e di uscita occorre definire una corrispondenza tra gli stati del sistema e le configurazioni possibili dei latch. Tale mappatura può essere qualsiasi tenendo però presente che influenza la complessità finale delle due funzioni δ ed λ. Buone mappature generano funzioni semplici mentre cattive mappature generano funzioni più complesse. Non esiste una regola generale per definire questa mappatura. Nel caso del sommatore conviene assegnare le configurazioni di bit in modo che indichi la somma dei bit e indichi l eventuale riporto da propagare alla transizione successiva: Stato Descrizione S 0 S= 0, R=0 00 S 1 S= 1, R=0 10 S 2 S= 0, R=1 01 S 3 S= 1, R=1 11
8 Ora è possibile trascrivere la STT sostituendo alle etichette degli stati la corrispondente configurazione dei latch: δ = Q 0 λ I 0 I 1 =00 I 0 I 1 =01 I 0 I 1 =10 I 0 I 1 =11 O La sintesi delle funzioni δ e λ può essere fatta in vari modi. Nei casi più semplici si può tentare di dedurre direttamente dalla tabella la formula che descrive la funzione. Negli altri casi occorre usare metodi più sistematici come le forme SOP e le mappe di Karnaugh. Dalla STT si deduce immediatamente che l uscita per ogni stato del sistema è banalmente uguale al valore di : λ( )= Questa semplificazione deriva da come è stata scelta la mappatura tra stati e configurazioni della memoria. Sempre dalla STT possiamo sintetizzare le formule stato prossimo per e. Riscrivo la tabella di verità per le due variabili: I 0 I
9 Esprimo la forma SOP per e (per comodità uso ABCD al posto di I 0 I 1 ): = ~A~B~CD + ~A~BCD + ~AB~C~D + ~ABC~D + A~B~C~D + A~BC~D + AB~CD + ABCD Riordino ed applico la regola (7 e 2b): xy+x~y = x = (~ABC~D + ~AB~C~D) + (A~BC~D + A~B~C~D ) + (AB~CD + ABCD) + (~A~BCD + ~A~B~CD ) = ~AB~D + A~B~D + ABD + ~A~BD = (~AB + A~B) ~D + (AB + ~A~B) D Ricordando che x~y + ~xy = x y e che xy + ~x~y = ~ ( x y ) segue: = (A B) ~D + ~(A B) D = (A B) D = ( I 0 I 1 ) Analogamente: = ~AB~CD + ~ABCD + A~B~CD + A~BCD + AB~C~D + AB~CD + ABC~D + ABCD Gli ultimi quattro termini sono ottenuti da AB moltiplicandolo per tutte le possibili configurazioni di CD. ne segue che possono essere semplificati (con 7a e 2b) in AB: = ( ~AB~CD + ~ABCD ) + ( A~B~CD + A~BCD ) + AB = ( ~ABD + A~BD ) + AB = (~AB + A~B) D + AB = ( A B ) D + AB = ( I 0 I 1 ) + I 0 I 1 Le formule derivate per e non sono altro che le formule della somma e del riporto di un Full-Adder. Ciò deriva dalla scelta fatta per la mappatura degli stati nelle configurazioni dei latch. Una altra mappatura avrebbe generato altre formule (probabilmente più complesse). La stessa sintesi poteva essere ottenuta attraverso le mappe di Karnaugh. Riscrivo la STT per le due veriabili e Q 1 riordinando righe e colonne in modo da avere nelle etichette un solo bit diverso tra due righe (e colonne ) adiacenti in modo da ottenere una mappa a quattro variabili: I 0 I 1 =AB =CD Dalla tabella ottengo gli implicanti ~A~BD, ~AB~D, ABD, A~B~D e quindi la formula: = ~A~BD + ~AB~D + ABD + A~B~D = (A B) D = ( I 0 I 1 )
10 Analogamente: I 0 I 1 =AB =CD ottengo gli implicanti BD, AB, AD e quindi la formula: = AD + BD + AB = (A + B) D + AB = ( I 0 + I 1 ) + I 0 I 1 che è equivalente (vedi lezioni sui sommatori) a: = ( I 0 I 1 ) + I 0 I 1 Il curcuito logico finale che realizza l automa a stati finiti del sommatore binario sequenziale è: I 0 A I 1 B S D 0 FH δ Clk λ O 0 R in R out D 1 6. Realizzazione tramite MSF di una macchinetta del caffè Supponiamo di voler modellare tramite un automa astati finiti di Moore una macchinetta del caffè che rilascia un caffè quando l utente introduce monete per 30 centesimi e supponiamo che accetti in ingresso monete da 10c e 20c. Supponiamo che le transizioni dell automa si verifichino in corrispondenza dell inserimento delle monetine e supponiamo per semplicità che la generazione del caffè sia istantanea (non bisogna attende che la macchinetta abbia finito di fare il caffè per accettare nuove monete).
11 10c, 20c Hot Coffee NoCaffè, Caffè Machine moneta inserita Lo stato della macchina sarà in funzione della quantità di denaro inserito non ancora utilizzato e della necessità di generare in uscita il caffè richiesto. Esaminiamo la sequenza di stati possibili supponendo che la macchina parta dallo stato iniziale S 0 corrispondente a nessuna monetina inserita. 10c 0c nocaffe 20c 10c nocaffe 20c nocaffe 10c 20c 10c 20c 10c 20c nocaffe 20c 0c Caffe 0c Caffe 10c Caffe 20c... 10c... 0c Caffe... 10c 10c Caffe 20c 10c nocaffe... 20c nocaffe... 20c nocaffe 0c Caffe Dall analisi della successione degli stati si può dedurre che la macchina si può trovare in al più 5 stati possibili: Stato Descrizione S 0 Resto = 0c, nocaffe S 1 Resto = 10c, nocaffe S 2 Resto = 20c, nocaffe S 3 Resto = 0c, Caffe Resto = 10c, Caffe S 4
12 Rappresentiamo le monete in ingresso attraverso un bit: assegnamo 0 alle monete da 10c ed 1 alle monete da 20c. Analogamente assegnamo 0 all uscita nocaffe ed 0 all uscita Caffe. Nota: la mappatura tra possibili ingressi e codice binario corrispondente è spesso decisa dai circuiti presenti alla periferia dell automa e quindi non è modificabile. Analogo discorso vale per la corrispondenza tra codice binario in uscita ed azione generata dal sistema. Diverso discorso vale per la mappatura tra stati interni e codice binario utilizzato all interno dei latch di memoria che possiamo decidere arbitrariamente. L STG dell automa quindi è il seguente: 0 0 S S S S S L STT dell automa quindi è il seguente: Stato I 0 =0 I 0 =1 O S 0 S 1 S 2 0 S 1 S 2 S 1 0 S 2 S 3 S 4 0 S 3 S 1 S 2 1 S 4 S 2 S 3 1 Il numero di latch necessari per memorizzare i cinque stati possibili è: n.latch = int_no_less( log 2 5 ) = int_no_less( 2.32) = 3 Per sintetizzare il circuito logico corrispondente all automa dobiamo dare una mappatura tra gli stati possibili e le configurazioni del latch. Poichè 3 latch sono in grado di codificare 2 3 = 8 stati possibili, nel sistema in esame esisteranno 8-5 = 3 configurazioni che non verranno mai raggiunte. Per queste configurazioni le funzioni stato-prossimo e uscita non sono definite e possono essere settate a velori arbitrari (allo scopo di semplificarne la formula logica). Utilizziamo la seguente mappatura che semplicemente enumera gli stati:
13 Stato Descrizione S 0 Resto = 0c, nocaffe 000 S 1 Resto = 10c, nocaffe 001 S 2 Resto = 20c, nocaffe 010 S 3 Resto = 0c, Caffe 011 S 4 Resto = 10c, Caffe 100 L STT risultante è la seguente: Q 0 Q 1 I O Riscrivo la STT in forma tabellare separando le variabili : I X X X 0110 X X X 0111 X X X X X X 1110 X X X 1111 X X X in cui le X rappresentano valori indefiniti delle funzioni (corrispondenti a configrazioni impossibili).
14 Uso le forme SOP per sintetizzare le funzioni logiche per le tre variabili e pongo tutti i valori indefiniti X a 0 (come nell esempio precedente uso per comodità di scrittura ABCD al posto di I 0 ): = A~BC~D = I 0 ~ ~ = ~A~B~CD + ( ~A~BC~D + ~AB~C~D ) + ( A~B~C~D + A~B~CD ) + A~BCD + AB~C~D = ~A~B~CD + A~BCD + (~BC + B~C) ~A ~D + A~B~C + AB~C~D = ~ (A C) ~BD + ( B C ) ~A ~D + A~C(~B + B~D ) = ~ (A C) ~BD + ( B C ) ~A ~D + A~C(~BD + ~B~D + B~D ) = ~ (A C) ~BD + ( B C ) ~A ~D + A~C(~BD + ~D) = ~ (A C) ~BD + ( B C ) ~A ~D + A~C(~BD + ~B~D + ~D) = ~ (A C) ~BD + ( B C ) ~A ~D + A~C(~B + ~D) = ~(I 0 ) ~ + ( ) ~I 0 ~ + I 0 ~ (~ + ~ ) = ~A~B~C~D + ( ~A~BC~D + ~A~BCD ) + (A~B~CD + AB~C~D) = ( ~A~B~C~D + ~A~BC ) + A~C (~BD + B~D) = ~A~B ( ~C~D + C ) + A~C (~BD + B~D) = ~A~B ( ~C~D + CD + C ) + A~C (~BD + B~D) = ~A~B ( ~D + C ) + A~C (~BD + B~D) = ~ I 0 ~ ( ~ + ) + I 0 ~ ( ) La funzione di uscita, sintetizzata con la forma SOP, sarà: O 0 = ~ + ~ ~ Il circuito fisico risultante sarà: Clk λ I 0 I 0 D 0 δ D 1 O 0 D 2
15 dove il quadrato tratteggiato δ rappresenta il circuito logico (omesso per brevità) che realizza la funzione stato prossimo in tre variabili. Le formule per e risultano alquanto complesse. E possibile tentare di ottenere un risultato più compatto scegliendo opportunamente i valori indefiniti. Riconsideriamo la STT precedente e proviamo un altra configurazione di 0 ed 1 per i valori indefiniti che aiuti nelle semplificazioni: I Calcoliamo ottimizzando i valori indeterminati per utilizzare le POS: pongo tutte le X della colonna a valore 1. La funzione ora ha solo 3 zeri e quindi solo tre max-termini: = (I ) (I 0 + +~ +~ ) ( ~I 0 + +~ + ) Applico DeMorgan: = ~ ( ~(I ) + ~(I 0 + +~ +~ ) + ~( ~I 0 + +~ + ) ) = ~ (~I 0 ~ ~ ~ + ~I 0 ~ + I 0 ~ ~ ) Raccolgo e semplifico: = ~ ( ~I 0 ~ (~ ~ + ) + I 0 ~ ~ ) = ~ ( ~I 0 ~ ~( ) + I 0 ~ ~ ) In maniera simile è possibile ottenere una funzione più semplice per. Alternativamente possiamo cercare di dedurre una funzione semplice per esaminando le caratteristiche topologiche della tabella. Possiamo notare, una volta risolte le indeterminazioni in maniera opportuna come riportato, che si comporta per come fosse un segnale di inversione di una funzione F( )definita su I 0, cioè: = F( I 0 )
16 dove F( ) è: I 0 F Analogamente si può notare che in F( ) I 0 si comporta come un segnale di inversione di una funzione G( ) definita sulle sole, cioè: dove G( ) è la funzione: F( I 0 ) = I 0 G( ) G( ) = + ~ Ne segue che può essere sintetizzata come: = I 0 ( + ~ ) ~ ( ~I 0 ~ ~( ) + I 0 ~ ~ ) δ I 0
Automi a stati finiti
1. Automi a stati finiti: introduzione Automi a stati finiti Supponiamo di avere un sistema che si può trovare in uno stato appartenente ad un insieme finito di stati possibili. Ex: Immaginiamo un incrocio
1. Automi a stati finiti: introduzione
1. Automi a stati finiti: introduzione Supponiamo di avere un sistema che si può trovare in uno stato appartenente ad un insieme finito di stati possibili. Ex: Immaginiamo un incrocio tra due strade regolate
Esercizio sugli automi di Moore
Esercizio sugli automi di Moore 1. Realizzazione tramite MSF di una macchinetta del caffè Supponiamo di voler modellare tramite un automa astati finiti di Moore una macchinetta del caffè che rilascia un
Esercizio sugli automi di Moore
Esercizio sugli automi di Moore 1. Sintesi di un automa di Moore: Gestione di un sistema di inscatolamento. Si vuole costruire una rete sequenziale che controlli un sistema di inscatolamento. Braccio1
Circuiti sequenziali: macchine a stati finiti
Architettura degli Elaboratori e delle Reti Lezione 9 Circuiti sequenziali: macchine a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di Milano
Macchine a Stati finiti
Macchine a Stati finiti Prof. Alberto Borghese Dipartimento di Scienze dell nformazione borghese@dsi.unimi.it Università degli Studi di Milano /29 Sommario Macchine a stati finiti Esempio: sintesi di un
Esercizio sugli automi di Moore
Esercizio sugli automi di Moore. Sintesi di un automa di Moore: Riconoscitore di stringhe binarie Si costruisca la macchina di Moore che riconosce in ingresso le sequenze e. La macchina riceve in ingresso
Sintesi di Reti Sequenziali Sincrone
Sintesi di Reti Sequenziali Sincrone Maurizio Palesi Maurizio Palesi 1 Macchina Sequenziale Una macchina sequenziale è definita dalla quintupla (I,U,S,δ,λ ) dove: I è l insieme finito dei simboli d ingresso
Sintesi di Reti sequenziali Sincrone
Sintesi di Reti sequenziali Sincrone Sintesi di Reti Sequenziali Sincrone Una macchina sequenziale è definita dalla quintupla I è l insieme finito dei simboli d ingresso U è l insieme finito dei simboli
Sintesi Sequenziale Sincrona
Sintesi Sequenziale Sincrona Sintesi comportamentale di reti sequenziali sincrone senza processo di ottimizzazione Sintesi comportamentale e architettura generale Diagramma degli stati Tabella degli stati
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone Il problema dell assegnamento degli stati versione del 9/1/03 Sintesi: Assegnamento degli stati La riduzione del numero
Reti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Reti Sequenziali
Reti Logiche Prof. B. Buttarazzi A.A. 29/2 Reti Sequenziali Sommario Analisi di Reti Sequenziali Sintesi di Reti Sequenziali Esercizi 3/6/2 Corso di Reti Logiche 29/ 2 Analisi di Reti Sequenziali Passare
Introduzione. Sintesi Sequenziale Sincrona. Modello del circuito sequenziale. Progetto e strumenti. Il modello di un circuito sincrono può essere
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone di Macchine Senza Processo di Ottimizzate a Livello Comportamentale Sintesi comportamentale e architettura generale Diagramma
Sintesi di Reti sequenziali Sincrone
Sintesi di Reti sequenziali Sincrone alcolatori ElettroniciIngegneria Telematica Sintesi di Reti Sequenziali Sincrone na macchina sequenziale è definita dalla quintupla δ, λ) dove: I è l insieme finito
Esercitazione del 15/03/ Soluzioni
Esercitazione del 15/03/2007 - Soluzioni Rappresentazioni possibili per una funzione logica: circuito logico: A B Y forma tabellare (tabella lookup): formula algebrica: A B Y 0 0 0 0 1 1 1 0 1 1 1 0 Y=
Dalla tabella alla funzione canonica
Dalla tabella alla funzione canonica La funzione canonica è la funzione logica associata alla tabella di verità del circuito che si vuole progettare. Essa è costituita da una somma di MinTerm con variabili
Capitolo 4 Reti Sequenziali. Reti Logiche T
Capitolo 4 Reti Sequenziali Reti Logiche T Rete sequenziale Es riconoscitore di sequenza: z=1 se e solo se la sequenza degli ingressi (x0,x1) è nell ordine: (0,0)-(0,1) (1,1) (x0,x1)=(1,1) z=??? Gli ingressi
Reti Logiche Combinatorie
Testo di riferimento: [Congiu] - 2.4 (pagg. 37 57) Reti Logiche Combinatorie 00.b Analisi Minimizzazione booleana Sintesi Rete logica combinatoria: definizione 2 Una rete logica combinatoria èuna rete
Somma 3-bit. somma 3-bit con I/O sequenziale. somma 3-bit con I/O sequenziale. Osservazione
RETI COMBINATORIE In una rete combinatoria l uscita è funzione dei soli ingressi u = f () ADDIZIONATORE PARALLELO Addizionatore parallelo (a propagazione di riporto - ripple carry) per numeri binari di
Calcolatori Elettronici
Calcolatori Elettronici RETI LOGICHE: RETI SEQUENZIALI Massimiliano Giacomin 1 LIMITI DELLE RETI COMBINATORIE Nelle reti combinatorie le uscite dipendono solo dall ingresso Þ impossibile far dipendere
Flip-flop, registri, la macchina a stati finiti
Architettura degli Elaboratori e delle Reti Lezione 9 Flip-flop, registri, la macchina a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di
Macchine Sequenziali
Macchine Sequenziali CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Tassonomia dei circuiti digitali Circuiti combinatori» Il valore
Tutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata. Corso di Laurea in Ingegneria Elettronica
Tutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata Corso di Laurea in Ingegneria Elettronica Mappe di Karnaugh Reti Logiche Latch e Flip-Flop Reti Sequenziali Tutorato di Calcolatori
LOGICA SEQUENZIALE. Un blocco di logica puramente combinatoria è un. blocco con N variabili di ingresso e M variabili di uscita
LOGICA SEQUENZIALE Logica combinatoria Un blocco di logica puramente combinatoria è un blocco con N variabili di ingresso e M variabili di uscita che sono funzione (booleana) degli ingressi in un certo
x y z F x y z F
Esercitazione di Calcolatori Elettronici Prof. Fabio Roli Corso di Laurea in Ingegneria Elettronica Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie Analisi e sintesi di reti sequenziali
Esercitazione del 26/03/ Soluzioni
Esercitazione del 26/03/2009 - oluzioni 1. Bistabile asincrono C (detto anche R) C C ~ Tabella delle transizioni o stato prossimo: C * 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 X 1 1 1 X Configurazioni
AUTOMA A STATI FINITI
Gli Automi Un Automa è un dispositivo, o un suo modello in forma di macchina sequenziale, creato per eseguire un particolare compito, che può trovarsi in diverse configurazioni più o meno complesse caratterizzate
Tutorato architettura degli elaboratori modulo I (lezione 4)
Tutorato architettura degli elaboratori modulo I (lezione 4) Moretto Tommaso 7 December 27 Automa di Moore Un automa di Moore può essere definito come una quintupla (S, Σ, G,, T) costituita da: un insieme
Analisi e Sintesi di circuiti sequenziali
Analisi e Sintesi di circuiti sequenziali Definizione Uscite combinatorie Porte logiche combinatorie Uscite di memoria Elementi di memoria Una macchina sequenziale è un sistema nel quale, detto I(t) l'insieme
ANALISI E PROGETTO DI CIRCUITI SEQUENZIALI
ANALISI E PROGETTO DI CIRCUITI SEQUENZIALI 1 Classificazione dei circuiti logici Un circuito è detto combinatorio se le sue uscite (O i ) sono determinate univocamente dagli ingressi (I i ) In pratica
Esercizio 1. Utilizzare FF di tipo D (come ovvio dalla figura, sensibili al fronte di discesa del clock). Progettare il circuito con un PLA.
a Esercizio 1. Sintetizzare un circuito sequenziale sincrono in base alle specifiche temporali riportate nel seguito. Il circuito riceve in input solo il segnale di temporizzazione (CK) e produce tre uscite,
Introduzione - Modello. Introduzione - progetto e strumenti
intesi equenziale incrona intesi Comportamentale di reti equenziali incrone di Macchine enza Processo di Ottimizzate a Livello Comportamentale Introduzione intesi comportamentale e architettura generale
FSM: Macchine a Stati Finiti
FSM: Macchine a Stati Finiti Introduzione Automi di Mealy Automi di Moore Esempi Sommario Introduzione Automi di Mealy Automi di Moore Esempi Sommario Introduzione Metodo per descrivere macchine di tipo
Automa a Stati Finiti (ASF)
Automa a Stati Finiti (ASF) E una prima astrazione di macchina dotata di memoria che esegue algoritmi Introduce il concetto fondamentale di STATO che informalmente può essere definito come una particolare
Università degli Studi dell Insubria Dipartimento di Scienze Teoriche e Applicate. Architettura degli elaboratori Bistabili e Clock
Università degli tudi dell Insubria Dipartimento di cienze Teoriche e Applicate Architettura degli elaboratori Bistabili e Clock Marco Tarini Dipartimento di cienze Teoriche e Applicate marco.tarini@uninsubria.it
Livello logico digitale
Livello logico digitale circuiti combinatori di base e circuiti sequenziali Half Adder - Semisommatore Ingresso 2 bit, uscita 2 bit A+ B= ------ C S C=AB S=AB + AB=A B A B In Out HA A B C S S HA A C S
Capitolo 6. Reti asincrone. Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie
apitolo 6 Reti asincrone Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie Reti sequenziali asincrone (comportamento) Elaborazione asincrona - Ogni nuovo ingresso determina: una
Reti Logiche T. Esercizi reti sequenziali sincrone
Reti Logiche T Esercizi reti sequenziali sincrone ESERCIZIO N. Si esegua la sintesi di una rete sequenziale sincrona caratterizzata da un unico segnale di ingresso (X) e da un unico segnale di uscita (Z),
Modelli per le macchine digitali
Reti sequenziali Modelli per le macchine digitali Ingressi Uscite i(t 0 ) i(t n ) MACCHINA DIGITALE u(t 0 ) u(t n ) TEMPO In generale l uscita di una macchina in un certo istante temporale dipenderà dalla
Esercitazioni di Reti Logiche. Lezione 4
Esercitazioni di Reti Logiche Lezione 4 Progettazione dei circuiti logici combinatori Zeynep KIZILTAN zkiziltan@deis.unibo.it Argomenti Procedura di analisi dei circuiti combinatori. Procedura di sintesi
Esercitazioni di Reti Logiche
Esercitazioni di Reti Logiche Sintesi di Reti Sequenziali Zeynep KIZILTAN Dipartimento di Scienze dell Informazione Universita degli Studi di Bologna Anno Academico 2007/2008 Sintesi dei circuiti sequenziali
Metodo di Quine- McCluskey
Metodo di Quine- McCluskey Maurizio Palesi Maurizio Palesi Definizioni Date due funzioni f(x,x 2,,x n ) e g(x,x 2,,x n ) si dice che f copre g (oppure g implica f) e si scrive f g se f(x,x 2,,x n )= quando
Prova d esame di Reti Logiche T 10 Giugno 2016
Prova d esame di Reti Logiche T 10 Giugno 2016 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
COMPITO A. Esercizio 1 (17 punti)
Esercizio (7 punti) COMPITO A Si hanno a disposizione due registri sorgente S e S da 6 bit che contengono reali memorizzati in rappresentazione a virgola mobile normalizzata : il primo bit (b ) rappresenta
Le reti sequenziali sincrone memorizzano il proprio stato in dei FF-D
Reti Sincrone Le reti sequenziali sincrone memorizzano il proprio stato in dei FF-D Le variabili di stato future sono quelle all ingresso dei FF-D mentre le variabili di stato presente sono le uscite dei
Calcolatori Elettronici
Calcolatori Elettronici RETI SEQUENZIALI : ESERCIZI Massimiliano Giacomin 1 Implementazione di contatori Un contatore è un dispositivo sequenziale che aggiorna periodicamente il suo stato secondo una regola
Michele Angelaccio / Berta Buttarazzi. Reti logiche. PARTE SECONDA Reti sequenziali
A09 37 Michele Angelaccio / Berta Buttarazzi Reti logiche PARTE SECONDA Reti sequenziali Copyright MMIV ARACNE EDITRICE S.r.l. www.aracneeditrice.it info@aracneeditrice.it 00173 Roma via Raffaele Garofalo,
Esercizi di sintesi - Soluzioni
Esercizi di sintesi - Soluzioni Rappresentazioni possibili per una funzione logica: circuito logico: A B Y forma tabellare (tabella lookup): formula algebrica: A B Y 0 0 0 0 1 1 1 0 1 1 1 0 Y= (NOT A)B
Metodo di Quine- McCluskey
Metodo di Quine- McCluskey Maurizio Palesi Maurizio Palesi 1 Definizioni Date due funzioni f(x 1,x 2,,x n ) e g(x 1,x 2,,x n ) si dice che f copre g (oppure g implica f) e si scrive f g se f(x 1,x 2,,x
Esercizi Logica Digitale,Circuiti e Bus
Esercizi Logica Digitale,Circuiti e Bus Alessandro A. Nacci alessandro.nacci@polimi.it ACSO 214/214 1 2 Esercizio 1 Si consideri la funzione booleana di 3 variabili G(a,b, c) espressa dall equazione seguente:
Esercitazioni di Reti Logiche. Lezione 5
Esercitazioni di Reti Logiche Lezione 5 Circuiti Sequenziali Zeynep KIZILTAN zeynep@cs.unibo.it Argomenti Circuiti sequenziali Flip-flop D, JK Analisi dei circuiti sequenziali Progettazione dei circuiti
Fondamenti di informatica II 1. Sintesi di reti logiche sequenziali
Titolo lezione Fondamenti di informatica II 1 Sintesi di reti logiche sequenziali Reti combinatorie e sequenziali Fondamenti di informatica II 2 Due sono le tipologie di reti logiche che studiamo Reti
Macchine sequenziali. Automa a Stati Finiti (ASF)
Corso di Calcolatori Elettronici I Macchine sequenziali Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie dell Informazione Corso
UNIVERSITÀ DEGLI STUDI DI FIRENZE CORSO DI LAUREA IN INFORMATICA Corso di Architettura degli Elaboratori Esercitazione del 25/01/2019
UNIVERSITÀ DEGLI STUDI DI FIRENZE CORSO DI LAUREA IN INFORMATICA Corso di Architettura degli Elaboratori Esercitazione del 25/01/2019 Esercizio 1 Si realizzi un automa di Mealy che controlla il funzionamento
Macchine sequenziali
Macchine sequenziali Dal circuito combinatorio al sequenziale (effetto di una retroazione) x z x j Y i, Rete Comb. Y i-, z h Y i,k M Y i-,k abilitazione a memorizzare M memorizza lo stato La nozione di
Reti sequenziali asincrone
Reti sequenziali asincrone Esercizio Una rete sequenziale asincrona è caratterizzata da due segnali di ingresso (E, X) e da un segnale di uscita (Z). I segnali di ingresso non variano mai contemporaneamente,
Analisi e Progetto di Macchine Sequenziali ing. Alessandro Cilardo
Corso di Calcolatori Elettronici I A.A. 22-23 Analisi e Progetto di Macchine Sequenziali ing. Alessandro Cilardo Accademia Aeronautica di Pozzuoli Corso Pegaso V GArn Elettronici Macchine sequenziali In
Reti logiche: analisi, sintesi e minimizzazione Esercitazione. Venerdì 9 ottobre 2015
Reti logiche: analisi, sintesi e minimizzazione Esercitazione Venerdì 9 ottobre 05 Punto della situazione Stiamo studiando le reti logiche costruite a partire dalle porte logiche AND, OR, NOT per progettare
Prova d esame di Reti Logiche T 29 Gennaio 2016 COGNOME:.. NOME:.. MATRICOLA:
Prova d esame di Reti Logiche T 29 Gennaio 2016 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
Reti combinatorie. Reti combinatorie (segue)
Reti combinatorie Sommatore Sottrattore Reti sequenziali Generatore di sequenze Riconoscitore di sequenze Reti combinatorie PROGRAMMAZIONE Il programmatore riporta le istruzioni che il calcolatore dovrà
Reti Sequenziali. Reti Sequenziali. Corso di Architetture degli Elaboratori
Reti Sequenziali Reti Sequenziali Corso di Architetture degli Elaboratori Caratteristiche 1 Caratteristiche delle reti sequenziali Reti combinatorie: il valore in uscita è funzione (con il ritardo indotto
Calcolatori Elettronici A a.a. 2008/2009
Calcolatori Elettronici A a.a. 2008/2009 RETI LOGICHE: RETI SEUENZIALI Massimiliano Giacomin 1 LIMITI DELLE RETI COMBINATORIE e RETI SEUENZIALI Le reti combinatorie sono senza retroazione: il segnale di
Capitolo 3. Modelli. Macchine combinatorie Macchine sequenziali asincrone sincrone
Capitolo 3 Modelli Macchine combinatorie Macchine sequenziali asincrone sincrone Il modello del blocco o scatola nera i I: alfabeto di ingresso u U: alfabeto di uscita ingresso dei dati i F u uscita dei
NOME e COGNOME (stampatello): Compito A. Esercizio 1 (8 punti) Minimizzare l automa in tabella e disegnare l automa minimo.
NOME e COGNOME (stampatello): Compito A Esercizio 1 (8 punti) Minimizzare l automa in tabella e disegnare l automa minimo. 0 1 S1 S7/01 S2/11 S2 S2/10 S3/11 S3 S0 S2/01 S4 S0 S5/01 S5 S6/10 S4/11 S6 S5/10
Tecniche di semplificazione. Circuiti digitali notevoli
Architettura degli Elaboratori e delle Reti Lezione 5 Tecniche di semplificazione Circuiti digitali notevoli F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano A.A.
Soluzioniagliesercizi Capitolo 2 Soluzione 2.1. Soluzione 2.2. Soluzione 2.3. Soluzione 2.4.
I Soluzioni agli esercizi apitolo 2 Soluzione 2.. Partendo dall espressione a destra dell uguale si applica ripetutamente il teorema di e Morgan ed infine la proprietà distributiva. Soluzione 2.2. cb +
a) Si scriva la tabella ingressi-uscite e per ogni mintermine individuato si scriva la forma algebrica corrispondente:
ARCHITETTURA DEI CALCOLATORI E SISTEMI OPERATIVI - ESERCIZI DI LOGICA. 30 OTTOBRE 2015 ESERCIZIO N. 1 LOGICA COMBINATORIA Si progetti in prima forma canonica (SoP) una rete combinatoria avente 4 ingressi
Minimizzazione di reti/funzioni logiche con le Mappe di Karnaugh. 12 ottobre 2015
Minimizzazione di reti/funzioni logiche con le Mappe di Karnaugh ottobre 5 Punto della situazione Stiamo studiando le reti logiche costruite a partire dalle porte logiche AND, OR, NOT per progettare l
Minimizzazione degli stati di reti sequenziali asincrone (RSA) / sincrone (RSS)
Minimizzazione degli stati di reti sequenziali asincrone (RSA) / sincrone (RSS) Problema: Data una tabella di flusso (TdF) contraddistinta da un numero arbitrario N di stati s 1, s 2,, s N, individuare
Reti sequenziali. Nord
Reti sequenziali Nord Ovest Est Semaforo a due stati verde/rosso Sud Vogliamo definire un circuito di controllo per produrre due segnali NS ed EO in modo che: Se NS è on allora il semaforo è verde nella
ESAME DI ARCHITETTURA I COMPITO A
ESAME DI ARCHITETTURA I COMPITO A Esercizio (6 punti) Si consideri l automa di Mealy specificato dalla seguente tabella: S S/ S S S2/ S3/ S2 S2/ S3/ S3 S/ S/ S4 S/ S S5 S2/ S3/ ) Disegnare l automa. 2)
Esercitazioni su circuiti combinatori
Esercitazioni su circuiti combinatori Salvatore Orlando & Marta Simeoni Arch. Elab. - S. Orlando - 1 Algebra Booleana: funzioni logiche di base OR (somma): l uscita è 1 se almeno uno degli ingressi è 1
Funzioni booleane. Vitoantonio Bevilacqua.
Funzioni booleane Vitoantonio Bevilacqua bevilacqua@poliba.it Sommario. Il presente paragrafo si riferisce alle lezioni del corso di Fondamenti di Informatica e Laboratorio di Informatica dei giorni 9
Reti logiche (2) Circuiti sequenziali
Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore
Fondamenti dell Informatica Algebra di Boole. Prof.ssa Enrica Gentile
Fondamenti dell Informatica Algebra di Boole Prof.ssa Enrica Gentile Algebra di Boole Si basa su tre operazioni logiche: AND (*) OR (+) NOT (!) Gli operandi possono avere solo due valori: Vero () Falso
I circuiti digitali: dalle funzioni logiche ai circuiti
Architettura dei calcolatori e delle Reti Lezione 4 I circuiti digitali: dalle funzioni logiche ai circuiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi
Reti Logiche A Esame del 24 febbraio 2006
Politecnico di Milano ipartimento di Elettronica e Informazione prof.ssa Anna Antola prof. Fabrizio Ferrandi prof.ssa Cristiana Bolchini Esercizio n. a) ata la seguente tabella di copertura: Reti Logiche
Tutorato architettura degli elaboratori modulo I (lezione 3)
Tutorato architettura degli elaboratori modulo I (lezione 3) Moretto Tommaso 03 November 2017 1 Algebra di Boole L aritmetica binaria è stata adottata perché i bit sono rappresentabili naturalmente tramite
Prova d esame di Reti Logiche T 09 Gennaio 2015 COGNOME:.. NOME:.. MATRICOLA:
Prova d esame di Reti Logiche T 09 Gennaio 2015 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
Progetto di Contatori sincroni. Mariagiovanna Sami Corso di reti Logiche 8 Anno
Progetto di Contatori sincroni Mariagiovanna Sami Corso di reti Logiche 8 Anno 08 Introduzione Per le reti sequenziali esistono metodologie di progettazione generali, che partendo da una specifica a parole
Macchine Sequenziali
Macchine Sequenziali Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella prof@quarella.net Limiti delle reti combinatorie Ogni funzione di n variabili
Flip-flop, registri, la macchina a stati finiti
Architettura degli Elaboratori e delle Reti Lezione 9 Flip-flop, registri, la macchina a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di
Costruzione di. circuiti combinatori
Costruzione di circuiti combinatori Algebra Booleana: funzioni logiche di base OR (somma): l uscita è 1 se almeno uno degli ingressi è 1 A B (A + B) 0 0 0 0 1 1 1 0 1 1 1 1 AND (prodotto): l uscita è 1
Reti Logiche T. Esercizi reti sequenziali asincrone
Reti Logiche T Esercizi reti sequenziali asincrone ESERCIZIO N. 1 Una rete sequenziale asincrona è caratterizzata da due segnali d ingresso A e C e da un segnale di uscita Z. I segnali d ingresso non possono
Reti logiche (2) Circuiti sequenziali
Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore
Circuti AND, OR, NOT Porte logiche AND
Circuti AND, OR, NOT Porte logiche AND OR NOT A B C Esempio E = ~((AB) + (~BC)) E NAND e NOR NAND (AND con uscita negata): ~(A B) NOR (OR con uscita negata): ~(A+B) Si può dimostrare che le operazioni
2 Introduzione È più semplice comprendere i sistemi hardware digitali considerando le modalità con cui vengono descritti, che possono essere distinte
1 Introduzione L evoluzione dei sistemi hardware digitali negli ultimi cinquant anni è stata caratterizzata da miglioramenti in termini di funzionalità, costi e prestazioni mai visti in altri settori tecnologici.
Esercitazioni di Reti Logiche
Esercitazioni di Reti Logiche Sintesi di Reti Combinatorie & Complementi sulle Reti Combinatorie Zeynep KIZILTAN Dipartimento di Scienze dell Informazione Universita degli Studi di Bologna Anno Academico
Procedimento di sintesi. Dalla tavola della verità si ricavano tante funzioni di commutazione quante sono le variabili di uscita
CIRCUITI LOGICI COMBINATORI. Generalità Si parla di circuito logico combinatorio quando il valore dell uscita dipende in ogni istante soltanto dalla combinazione dei valori d ingresso. In logica combinatoria
Porte logiche di base. Cenni circuiti, reti combinatorie, reti sequenziali
Porte logiche di base Cenni circuiti, reti combinatorie, reti sequenziali NOT AND A R A B R OR A R B Quindi NAND o NOR sono complete circuiti con solo porte NAND o solo porte NOR. Reti combinatorie Rete
I sommatori S R. R in. Full. Adder
I sommatori 1) ddizionatore Half dder (senza riporto in ingresso): 0 0 0 0 0 1 1 1 Half dder = = N.Porte = 2 Cammino Critico = 1, = 1 2) ddizionatore Full dder ( con riporto in ingresso ): in out 0 0 0
Funzioni, espressioni e schemi logici
Funzioni, espressioni e schemi logici Il modello strutturale delle reti logiche Configurazioni di n bit che codificano i simboli di un insieme I i i n F: I S U u u m Configurazioni di m bit che codificano
Esercitazione del 03/04/ Soluzioni
Esercitazione del 03/04/2008 - oluzioni 1. Bistabile asincrono (detto anche R) ~ * 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 X 1 1 1 X onfigurazioni vietate:il circuito per queste configurazioni
Componenti per l aritmetica binaria
Componenti per l aritmetica binaria M. Favalli Engineering Department in Ferrara (ENDIF) Reti logiche 1 / 29 Sommario 1 Introduzione 2 Sommatori binari 3 Applicazioni di n-bit adder 4 Sommatore CLA (ENDIF)