DISPENSE DI SISTEMI ELETTRONICI PROGRAMMABILI

Transcript

1 DISPENSE DI SISTEMI ELETTRONICI PROGRAMMABILI Parte I Richiami di Elettronica Digitale Andrea Del Re

2 SOMMARIO CAPITOLO 1 Sistemi Combinatori e Sequenziali Introduzione Sistemi combinatori e sequenziali Macchine a stati finiti...5 CAPITOLO 2 Registri, Contatori e Memorie Introduzione Registri Registro parallelo Registro a scorrimento (shift-register) Contatori Contatori modulo 2 n Contatori modulo M 2 n Contatori con conteggio decrescente Circuiti ri-configurabili registro-contatore Random Access Memory (RAM) RAM composte da più dispositivi Singola cella di memoria RAM con bus dati separati RAM con data bus singolo Indirizzamento di memorie di grandi dimensioni Register Files...16 INDICE DELLE FIGURE Figura 1: Esempio di circuito combinatorio... 3 Figura 2: Esempio di circuito sequenziale... 4 Figura 3: Simbolo di un Flip-Flop JK... 5 Figura 4: Registro a caricamento parallelo... 6 Figura 5: Registro a caricamento parallelo con segnale di Load... 7 Figura 6: Shift register... 7 Figura 7: Shift register con uscita parallela... 8 Figura 8: Contatore modulo Figura 9: Contatore modulo Figura 10: Contatore con conteggio decrescente... 9 Figura 11: Circuito che realizza un registro-contatore ri-configurabile Figura 12: Schema a blocchi di una RAM 1024x Figura 13: Blocco RAM 256x8 realizzato con 4 dispositivi da 64x Figura 14: Schema di una singola cella di memoria statica Figura 15: Schema di una RAM con BUS dati separati Figura 16: Schema di una RAM con BUS dati singolo Figura 17: Indirizzamento bi-dimensionale Figura 18: Collegamento del register file alla ALU all'interno della CPU Figura 19: Schema a blocchi di un semplice Register File INDICE DELLE TABELLE Tabella 1: Funzioni di transizione di stato e funzioni di eccitazione per i diversi tipi di elementi memoria... 4 Tabella 2 Modalità di funzionamento del registro-contatore... 9 Tabella 3: Funzionamento della singola cella di memoria Tabella 4: Confronto tra la complessità dell'indirizzamento mono e bi-dimensionale... 15

3 CAPITOLO 1 Sistemi Combinatori e Sequenziali 1.1 Introduzione Nei paragrafi seguenti vengono riportati alcuni richiami sui fondamenti dei circuiti logici. Lo scopo è quello di stimolare il ricordo di concetti che dovrebbero essere già noti e di spingere a rivedere quelle parti che dovessero essere fonte di dubbi. Per questo motivo la seguente esposizione ha carattere fortemente sintetico, senza la pretesa di essere completa. Per una trattazione più organica si rimanda ai libri di testo consigliati. 1.2 Sistemi combinatori e sequenziali I circuiti logici digitali possono essere classificati come combinatori o sequenziali. Nei circuiti combinatori, l uscita del circuito è funzione solamente dei suoi ingressi correnti e il loro comportamento può essere descritto usando tabelle di verità o espressioni booleane. Nella Figura 1 è riportato un esempio di circuito combinatorio (a) e della sua tabella di verità (b) ed espressione booleana (c). A B A B Y A B Y (b) Y=AB +A B (c) (a) Figura 1: Esempio di circuito combinatorio Nei circuiti sequenziali, l uscita è funzione, oltre che dei suoi ingressi correnti, anche di un certo numero dei suoi ingressi precedenti. Il comportamento di un circuito sequenziale può essere descritto utilizzando tabelle o diagrammi di stato o le funzioni di transizione di stato e di uscita. Lo stato di un circuito sequenziale può essere pensato come la condizione nella quale il circuito si è portato, partendo da determinate condizioni iniziali, a seguito della sequenza di ingressi ricevuta. Nella Figura 2 è riportato un esempio di circuito sequenziale (a), della sua tabella di transizione di stato (b), della sua funzione di transizione di stato (c) e del suo diagramma di stato (d). In questo caso particolarmente semplice, lo stato e l uscita coincidono e lo stesso vale, quindi, per le funzioni di transizione di stato e d uscita.

4 A (a) Y A PS (Y) NS (Y+) (b) 1 Y+ = A xnor Y (c) (d) Figura 2: Esempio di circuito sequenziale Il circuito di Figura 2 si comporta come un sistema sequenziale: a parità d ingressi, infatti, la sua uscita dipende dallo stato in cui il sistema si trova. L elemento distintivo dei circuiti sequenziali nei confronti di quelli combinatori è la presenza di elementi di memoria, che vengono realizzati riportando le uscite di alcune porte logiche all ingresso delle stesse o di altre porte. Così, un circuito nella cui forma minima siano presenti questi loop è un circuito sequenziale. I circuiti sequenziali possono esseri asincroni o sincroni. Nei circuiti asincroni gli ingressi modificano il valore delle uscite del circuito in qualsiasi istante questi vengano applicati. Nei circuiti sincroni, invece, il cambiamento di uno o più ingressi ha effetto sulle uscite solamente in corrispondenza di alcuni istanti significativi, identificati attraverso un segnale solitamente indicato come clock. uesto è un ingresso particolare del circuito, dall andamento temporale tipicamente periodico, che non altera la funzione logica realizzata, il cui compito è quello di segnare gli intervalli di tempo durante il quale il circuito può evolvere, modificando la sua uscita ed il suo stato in funzione dei suoi ingressi. I circuiti sincroni sono pensati in modo che l uscita degli elementi di memoria subisca al più una singola transizione per ogni periodo di clock. Combinando opportunamente porte logiche e loop è possibile creare diversi elementi di memoria (D, SR, JK, T), sensibili al livello (latches) o ad uno dei due fronti (di salita o di discesa) del segnale di clock (Flip-Flop). uesti ultimi sono gli elementi di memoria solitamente utilizzati nei circuiti sincroni. Nella Tabella 1 sono riportate le funzioni di transizione di stato PS/NS e le funzioni di eccitazione per i diversi tipi di elementi di memoria. D T SR JK PS D=0 D=1 PS T=0 T=1 PS SR=00 SR=01 SR=10 SR=11 PS JK=00 JK=01 JK=10 JK= NS NS NS NS D T SR JK PS NS=0 NS=1 PS NS=0 NS=1 PS NS=0 NS=1 PS NS=0 NS= D T SR JK Tabella 1: Funzioni di transizione di stato e funzioni di eccitazione per i diversi tipi di elementi memoria Il simbolo di un Flip-Flop () J/K è mostrato nella Figura 3. Oltre agli ingressi J e K ed al segnale di clock, il prevede anche due segnali asincroni: il segnale di preset, che pone l uscita ad

5 1 indipendentemente dal valore degli altri segnali, ed il segnale di clear, che pone l uscita a 0 qualsiasi sia il valore degli altri segnali. Naturalmente, non ha senso porre ad 1 contemporaneamente i segnali preset e clear. Clear Preset Figura 3: Simbolo di un Flip-Flop JK 1.3 Macchine a stati finiti Un caso particolare di circuito sequenziale è rappresentato dalle macchine a stati finiti (Finite State Machine). Come il nome stesso suggerisce, si tratta di circuiti sequenziali in cui il numero degli stati è finito. A questa categoria appartengono tutti i circuiti che hanno una memoria limitata, e alcuni di quelli con memoria infinita. Come esempio si consideri un circuito la cui funzione sia quella di determinare se il numero di 1 ricevuti in ingresso dalla sua accensione al tempo t sia pari o dispari; si tratta di un sistema con memoria infinita, ma con soli 2 stati (numero di 1 pari e numero di 1 dispari). Il comportamento di una macchina a stati finiti è completamente identificato dalle funzioni di transizione di stato e di uscita. Le macchine a stati finiti possono essere descritte sia come macchine di Mealy che come macchine di Moore. Per le macchine di Mealy, l'uscita è funzione dello stato presente e degli ingressi: S(t+1)=F[S(t),x(t)] Y(t)=G[S(t),x(t)] Per le macchine di Moore, l'uscita è funzione solamente dello stato presente: S(t+1)=F[S(t),x(t)] Y(t)=G[x(t)] Sebbene la prima rappresentazione possa sembrare più generale, è possibile dimostrare che per ogni macchina di Mealy ne esiste una di Moore equivalente.

6 CAPITOLO 2 Registri, Contatori e Memorie 2.1 Introduzione In questo capitolo verranno illustrati alcuni dei più comuni circuiti sequenziali utilizzati nell architettura dei calcolatori. In particolare, verranno trattati i registri, i contatori, i register-file e la Random Access Memory (RAM). 2.2 Registri Un registro è una sequenza di elementi di memoria ad 1 bit che sono utilizzati come una singola unità di memoria. I registri sono utilizzati per immagazzinare dati temporanei per l elaborazione o la comunicazione tra due unità del calcolatore. Possono differire per dimensione, modalità di scrittura e modalità di lettura Registro parallelo In un registro a caricamento parallelo il contenuto degli elementi di memoria che lo compongono viene immagazzinato in un unico colpo di clock. Un registro parallelo ad n-bit è un registro con n ingressi, composto da n, ognuno dei quali ha il compito di registrare un bit della parola d ingresso. Di conseguenza, il contenuto del registro può essere letto in un unico colpo di clock. Un esempio di un registro parallelo a 3 bit è riportato Figura 4. I 2 I 1 I 0 Out 2 Out 1 Out 0 Figura 4: Registro a caricamento parallelo Il circuito di Figura 5 ha un ulteriore ingresso Load che serve ad attivare o meno il caricamento dei dati nel registro. uesto meccanismo è utile nel caso in cui nel nostro sistema siano presenti più registri e non sia necessario aggiornarli tutti ad ogni colpo di clock. Di conseguenza, se il segnale Load è alto, sul fronte di salita del clock l ingresso di ogni flip-flop viene copiato sulla sua uscita; al contrario, se Load è basso l uscita rimane al valore precedente grazie al loop esterno ai.

7 Load I 2 I 1 I 0 Out 2 Out 1 Out 0 Figura 5: Registro a caricamento parallelo con segnale di Load Registro a scorrimento (shift-register) I registri a scorrimento sono utilizzati per scrivere nel registro un bit per volta. Possono essere realizzati in modo da rendere disponibile in uscita un bit alla volta o tutti i bit in parallelo. Ad ogni ciclo di clock i bit contenuti nel registro vengono spostati verso sinistra o verso destra (a seconda di come sono posti in cascata i registri all interno dello shift-register). Nella Figura 6 è riportato un esempio di shift-register a 4 bit. Input D D D D Out Figura 6: Shift register Sul fronte di salita del clock l ingresso è memorizzato nel più a sinistra e, allo stesso tempo, i valori memorizzati in ogni vengono fatti scorrere verso il subito a destra. Per riempire il registro saranno necessari, quindi, 4 cicli di clock. In maniera analoga, occorreranno 4 cicli di clock per leggere il contenuto completo dello shift-register. uesto modificherà il contenuto del registro, poiché ad ogni colpo di clock il segnale d ingresso verrà fatto avanzare verso destra, prendendo il posto dei dati registrati. Normalmente questo meccanismo è quello desiderato quando si utilizza uno shift-register, ma in caso contrario si può provvedere a rendere disponibile le uscite in parallelo, come mostrato nella Figura 7.

8 Y 0 Y 1 Y 2 Input D D D D Y 3 Figura 7: Shift register con uscita parallela 2.3 Contatori I contatori sono dei circuiti sequenziali la cui uscita segue una sequenza periodica predeterminata. Se la sequenza di uscita corrisponde al conteggio binario si parla di contatori binari. I contatori possono essere sincroni, nei quali tutti i flip-flop ricevono lo stesso segnale di clock, oppure asincroni, dove questo non avviene. Noi tratteremo solamente contatori sincroni Contatori modulo 2 n Un contatore binario modulo m è un circuito sequenziale la cui uscita varia da 0 ad m-1, a passi di 1, in modo periodico, ossia con lo 0 che segue il valore m-1. Se m=2 n, il circuito può essere realizzato utilizzando, come elementi di memoria, solo flip-flop di tipo T o JK. Infatti, osservando la sequenza delle uscite, si può notare come il bit k-esimo venga modificato, da 0 a 1 e viceversa), solo dopo che tutti i precedenti sono diventati 1. uindi, l ingresso del k-esimo sarà dato dall AND delle uscite di tutti i precedenti. Nella Figura 8 è riportato un esempio di un contatore modulo 2 4. COUNT Y 0 Y 1 Y 2 Y 3 Figura 8: Contatore modulo 2 4 Un problema di questo circuito deriva dal fatto che il numero di porte AND collegate in cascata cresce come il numero di bit, portando a dei ritardi nel calcolo dell ingresso dell ultimo che potrebbero limitare pesantemente la massima frequenza di clock Contatori modulo M 2 n uando M non è una potenza di 2, il circuito che realizza il contatore può essere sintetizzato utilizzando la classica procedura basata sulle mappe-k. In alternativa, è possibile sfruttare l ingresso clear asincrono, per azzerare l uscita di tutti i quando si è raggiunto il massimo valore per il conteggio. Nella Figura 9 è mostrato l esempio di un contatore modulo 13.

9 COUNT C C C C Y 0 Y 1 Y 2 Y 3 Figura 9: Contatore modulo 13 Si noti come il valore massimo dell uscita sia mantenuto per un periodo di tempo molto limitato. uesto perché tutti i vengono resettati non appena la condizione di fine conteggio rappresentata dall uscita della AND si propaghi fino all ingresso Clear dei. La soluzione consiste nel rendere sincrono l azzeramento dei registri, con una struttura analoga a quella mostrata nella Figura Contatori con conteggio decrescente In alcune situazioni può essere conveniente utilizzare un contatore che, ad ogni passo, decrementi la sua uscita piuttosto che aumentarla. uesti contatori sono facilmente realizzabili utilizzando l uscita negata dei. Il risultato è mostrato nella Figura 10. COUNT Y 0 Y 1 Y 2 Y 3 Figura 10: Contatore con conteggio decrescente Circuiti ri-configurabili registro-contatore Utilizzando dei multiplexer è possibile realizzare dei circuiti che, a seconda del valore dei bit di controllo, possa funzionare come un contatore o come un registro. Nel circuito di Figura 11 è mostrato un circuito ri-configurabile che può funzionare in 4 diverse modalità, indicate nella seguente tabella. S 1 S 0 Funzionamento 0 0 Il contenuto dei registri non cambia 0 1 Gli ingressi I 0 I 3 vengono registrati 1 0 Conteggio crescente 1 1 Conteggio decrescente Tabella 2 Modalità di funzionamento del registro-contatore

10 Out 3 Out 2 Out 1 Out 0 4 to 1 MUX 4 to 1 MUX 4 to 1 MUX 4 to 1 MUX S 1 S 0 1 I 3 I 2 I 1 I 0 Figura 11: Circuito che realizza un registro-contatore ri-configurabile Se i segnali di controllo sono pari a S 1 S 0 =00 l uscita del registro viene riportata al suo ingresso e, di conseguenza, l uscita rimarrà invariata al fronte di clock successivo. uando i segnali di controllo sono pari a S 1 S 0 =01 gli ingressi I 0 I 3 vengono portati ai e la funzionalità del circuito è pari a quella di un registro parallelo. uando S 1 S 0 =10 il circuito assume la configurazione di un contatore crescente, mentre con S 1 S 0 =11 quella di un contatore decrescente. 2.4 Random Access Memory (RAM) La RAM è l elemento di memoria utilizzato nel calcolatore per immagazzinare i dati e programmi durante l esecuzione di un programma. La memoria è divisa in parole (word), ovvero l insieme di locazioni di memoria che possono essere mosse da/verso la RAM come una singola entità. Una parola è individuata attraverso il suo indirizzo (address) e caratterizzata dal suo contenuto, ossia l informazione effettivamente immagazzinata. Il nome deriva dal fatto che si può accedere in maniera casuale ad una sequenza di parole mantenendo, approssimativamente, lo stesso tempo di ritardo. Nella Figura 12 è riportato lo schema a blocchi di una RAM di 1024 parole da 8 bit. In questo caso la RAM è accessibile attraverso due data bus a 8 bit, uno d ingresso e uno d uscita, un address

11 bus a 10 bit, e segnali di chip select (CS) per l abilitazione della RAM, e di read/write (R/W) per l abilitazione della scrittura sulla RAM. 8 Data In BUS Address BUS 10 CS R/W RAM 8 Word 0 Word 1 Word 1023 Data Out BUS Figura 12: Schema a blocchi di una RAM 1024x8 L operazione di lettura è quella che permette di ottenere in uscita dalla RAM il contenuto di una parola. Per far questo, occorre: 1. abilitare il blocco di RAM in questione ponendo ad 1 il segnale di chip select CS 2. fare una richiesta di lettura ponendo ad 1 (ma, a seconda dei casi può essere anche 0) il segnale read/write R/W 3. mettere l indirizzo corrispondente alla parola che si vuol leggere nell address bus L operazione di scrittura permette di modificare il contenuto di una parola. Per far questo occorre: 1. abilitare il blocco di RAM in questione ponendo ad 1 il segnale di chip select CS 2. fare una richiesta di scrittura ponendo a 0 (ma, a seconda dei casi può essere anche 1) il segnale read/write R/W 3. mettere la parola che si vuole scrivere sul data-in bus 4. mettere l indirizzo della locazione in cui si vuol scrivere nell address bus RAM composte da più dispositivi A causa di limitazioni fisiche legate ai processi tecnologici, il numero di parole contenute in un singolo dispositivo RAM non può crescere a piacimento. Laddove sia necessario avere un numero di parole maggiore di quello offerto dai singoli dispositivi, è possibile collegare più dispositivi in modo da realizzare RAM più grandi. Nella Figura 13 è mostrato il circuito con il quale è possibile costruire una RAM da 256 word x 8 bit utilizzando dei dispositivi con 64 word x 8 bit. I 2 bit più significativi del bus indirizzi vengono utilizzati per stabilire quale dispositivo attivare, mentre i restanti 6 indirizzano la parola. Inoltre, i bus d uscita dei vari dispositivi sono collegati all unico bus dati verso la CPU, utilizzando dei buffer tristate, che vengono attivati dallo stesso decoder che genera i CS.

12 Data_IN BUS 8 Address BUS (5..0) 6 RAM 0 CS RAM 1 CS RAM 2 CS RAM 3 CPU 2x4 Decoder 2 CS Address BUS (7..6) Data_OUT BUS Singola cella di memoria Figura 13: Blocco RAM 256x8 realizzato con 4 dispositivi da 64x8 Nella presente sezione verrà mostrata la realizzazione di una cella di RAM statica (SRAM), il cui utilizzo è limitato a memorie di ridotte dimensioni e ad elevate prestazioni. L'alternativa è rappresentata dalla RAM dinamica (DRAM), che è la più utilizzata per la RAM di sistema dei PC, essenzialmente per ragioni economiche, legate alla possibilità di un maggiore livello d'integrazione. Il circuito di Figura 14 mostra lo schema di una singola cella di memoria SRAM. In una RAM occorre essere in grado di indirizzare ogni singola cella e di indicare se si tratta di una richiesta di lettura o scrittura. Per questo vengono utilizzati il segnale select e il segnale R/W. Inoltre occorre poter abilitare l'uscita nel caso di operazione di lettura; per queso motivo è necessario utilizzare il buffer tristate di uscita. In particolare, se select=0 si ha S=0 e R=0 (nessun cambiamento nell'informazione immagazzinata nel ) e l'uscita è disabilitata; se select=1 e R/W=0 si ha S=In ed R=In', in modo da avere (t+1)=in(t), e l'uscita è disabilitata; infine, se S=1 e R/W=1, si ha ancora S=0 ed R=0, ma l'uscita è collegata al. Il funzionamento è riassunto nella Tabella 3, mettendo in evidenza il comportamento della cella di memoria. S R/W (t+1) Out 0 X Floating 1 0 In Floating (scrittura) 1 1 (lettura) Tabella 3: Funzionamento della singola cella di memoria

13 R/W Select IN S ENB R RAM con bus dati separati Figura 14: Schema di una singola cella di memoria statica Per una memoria con 2 n parole, ognuna di m bit, occorrono 2 n m celle da 1 bit. Per la selezione di una parola si utilizza un decoder n 2 n che abilita tutte le celle che formano la parola in esame. Nella Figura 15 è mostrato un esempio di una RAM composta da 4 parole, ognuna di 3 bit; i blocchi indicati con MC corrispondono ad 1 bit di memoria, del tipo indicato in Figura 14. Data IN BUS (2..0) MC MC MC CS ADDR_1 ADDR_0 2x4 Decoder MC MC MC MC MC MC R/W MC MC MC Data OUT BUS (2..0) Figura 15: Schema di una RAM con BUS dati separati

14 Il segnale di CS è collegato all'enable del decoder, in modo che quando CS=0, le uscite del decoder sono tutte a 0, e nessuna cella di memoria risulta selezionata RAM con data bus singolo Per ridurre il numero di linee necessarie per collegare la CPU alle periferiche, ottenendo un beneficio in termini di complessità e costi, molto spesso le RAM utilizzate nella pratica hanno un solo bus dati bi-direzionale. uesto può essere ottenuto utilizzando dei buffer tristate, come illustrato nella Figura 16. I buffer sono comandati dal segnale R/W in modo da collegare il bus dati alle celle di memoria durante una scrittura e l'uscita delle celle al bus dati durante una lettura. MC MC MC ADDR_1 ADDR_0 CS 2x4 Decoder MC MC MC MC MC MC R/W MC MC MC ENB ENB ENB Data BUS (2..0) Figura 16: Schema di una RAM con BUS dati singolo

15 2.4.5 Indirizzamento di memorie di grandi dimensioni Un singolo chip di RAM può eccedere i 256 Mbit di dimensione e non è praticamente realizzabile un'indirizzamento basato su un unico decoder, soprattutto per questioni legate al ritardo che un componente tanto complesso introdurrebbe nel circuito. Utilizzando un indirizzamento bidimensionale è possibile ridurre sensibilmente la complessità del decoder. Con questa tecnica, le celle di memoria sono organizzate su una griglia, ed il singolo elemento viene individuato attraverso la divisione del bus indirizzi in 2 parti, una delle quali identifica la riga e l'altra la colonna delle celle di memoria MC. Nella Figura 17 è mostrato il funzionamento dell'indirizzamento. Address BUS Indirizzo della Colonna Indirizzo della Riga Decoder di Colonna Decoder di Riga Parola Indirizzata Figura 17: Indirizzamento bi-dimensionale La complessità dei decoder riga e colonna è molto minore di quella del decoder singolo: infatti, se l'address bus è composto da 10 bit avremo bisogno di un decoder 10x1024, mentre utilizzando un indirizzamento bi-direzionale si scende a 2 decoder da 5x32. Nella Tabella 4 è mostrato il numero di mintermini necessario nei 2 casi al variare della grandezza del bus indirizzi. Numero di mintermini Dimensioni di ADDR BUS 1 Decoder 2 Decoder M 2048 Tabella 4: Confronto tra la complessità dell'indirizzamento mono e bi-dimensionale

16 2.5 Register Files I register files sono una particolare forma di memoria che può essere utilizzata all interno delle CPU. Si tratta essenzialmente di un insieme di registri con un bus d ingresso e due di uscita, tipicamente collegati alla ALU, come mostrato nella Figura 18. REGISTER FILE Output BUS Output BUS ALU Input BUS Figura 18: Collegamento del register file alla ALU all'interno della CPU Nella Figura 19 è riportato lo schema di un register file semplificato, composto da soli 2 registri di 2 bit ognuno. I dati all ingresso del register file vengono memorizzati in un certo registro quando il relativo segnale di load è alto, altrimenti il contenuto rimane invariato. Per selezionare su quale bus d uscita collocare i dati provenienti dai registri vengono utilizzati due decoder, uno per ogni bus, che abilitano i relativi buffer tristate. Naturalmente, il contenuto di uno stesso registro può essere posto in uscita sui 2 bus contemporaneamente.

17 Bus Select A Bus Select B Bus Enable A 1x2 Decoder Bus Enable B 1x2 Decoder B0 B1 A0 A1 R1 1 R1 0 R0 1 R0 0 2 to 1 2 to 1 Load 1 2 to 1 2 to 1 MUX MUX MUX MUX Load 0 I 1 I 0 Figura 19: Schema a blocchi di un semplice Register File