Page 1. SisElnF3 01/12/2005 MZ 1 SISTEMI ELETTRONICI. Obiettivi del gruppo di lezioni E. Ingegneria dell Informazione. Modulo

Documenti analoghi
SisElnF3 1/10/2003. E CIRCUITI COMBINATORI E SEQUENZIALI E3 Circuti sequenziali complessi

Page 1. SisElnF3 1/10/2003 MZ 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E

Q1 D. CK Qn CK Q1. E3x - Presentazione della lezione E3

Page 1. ElapB3 21/09/ DDC 1 ELETTRONICA APPLICATA E MISURE. Lezione B3: circuiti sequenziali. Ingegneria dell Informazione

Circuiti sequenziali. Capitolo 5

Moduli logici. Interfacciamento di dispositivi logici. Parametri statici e dinamici. Circuiti logici combinatori Circuiti logici sequenziali

I circuiti sequenziali

» Derivazione della porta-base sequenziale (memoria di 1 bit, FlipFlop SR ) a partire dai blocchi base combinatori

Capitolo 7. Reti sincrone. 7.1 Retroazioni con flip-flop. Comportamento

Capitolo 7. Reti sincrone. 7.1 Elaborazione sincrona. Struttura. Il campionamento con un fronte. Comportamento

Università degli Studi di Cassino

Flip-flop e loro applicazioni

Elettronica Sistemi Digitali 09. Flip-Flop

Capitolo 7. Reti sincrone. 7.1 Elaborazione sincrona. Struttura. 7.1 Elaborazione sincrona Analisi e Sintesi 7.3 Registri e Contatori

Esercitazione del 03/04/ Soluzioni

Circuiti Sequenziali

Università degli Studi di Cassino e del Lazio Meridionale Corso di Calcolatori Elettronici Elementi di memoria e Registri

Cenni alle reti logiche. Luigi Palopoli

Livello logico digitale

Esercitazione del 26/03/ Soluzioni

Prima prova intercorso. Lezione 10 Logica Digitale (4) Dove siamo nel corso. Un quadro della situazione

CIRCUITI LOGICI SEQUENZIALI e COMBINATORI : COUNTER DECODER/DRIVER DISPLAY a 7 seg. LED

Circuiti sequenziali e latch

SisElnE2bis 1/10/2003. E - LUCIDI COMPLEMENTARI SEDE DI IVREA - AA E2 - Elementi di memoria e Flip-Flop

Page 1. SisElnE2bis 1/7/ DDC/MZ 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E

Reti logiche (2) Circuiti sequenziali

Reti logiche (2) Circuiti sequenziali

SisElnF2 12/21/01. F CIRCUITI COMBINATORI E SEQUENZIALI F2 Circuti sequenziali

Page 1. SisElnF2 1/7/2003 MZ 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E

Reti Logiche T. Esercizi reti sequenziali sincrone

SISTEMI ELETTRONICI. SisElnE2 20/03/ DDC/MZ 1. Ingegneria dell Informazione. Obiettivi del gruppo di lezioni E. Modulo

Capitolo 6. Reti asincrone. Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie

PSPICE Circuiti sequenziali principali

Circuiti sequenziali. Gli elementi di memoria: i bistabili I registri. Circuiti sequenziali e bistabili. Bistabili: : classificazione

I flip-flop ed il register file. Sommario

SisElnF1 17/12/2002. E CIRCUITI COMBINATORI E SEQUENZIALI E1 Circuiti combinatori

Componenti sequenziali in VHDL

Circuiti sincroni circuiti sequenziali:bistabili e latch

2 storage mechanisms positive feedback charge-based

Corso di Calcolatori Elettronici I Flip-flop

I bistabili ed il register file

Sommario. Modellizzazione Sintassi Classi di Oggetti Tipi di Dati e Operatori Package e Librerie Processi Esempi di codice VHDL VHDL Testbenches

Il Livello Logico-Digitale

ANALISI E PROGETTO DI CIRCUITI SEQUENZIALI

Elettronica I Funzionamento del transistore MOS

Flip flop: tempificazione latch ed edge-triggered

Il Livello Logico-Digitale. I circuiti sequenziali

Elettronica dei Sistemi Digitali Registri di memoria CMOS e reti sequenziali

Reti sequenziali notevoli: registri, registri a scorrimento, contatori ing. Alessandro Cilardo

Un quadro della situazione. Lezione 9 Logica Digitale (3) Dove siamo nel corso. Organizzazione della lezione. Dove siamo. Dove stiamo andando..

Calcolatori Elettronici

Esercizi per il corso di Calcolatori Elettronici. svolti da Mauro IACOVIELLO & Fabio LAUDANI

Elettronica Funzionamento del transistore MOS

SisElnF2 17/12/2002. E CIRCUITI COMBINATORI E SEQUENZIALI E2 Circuti sequenziali

Calcolatori Elettronici

Domande di Reti Logiche compito del 17/02/2016

Logica sequenziale. I dispositivi logici si suddividono in due famiglie principali:

Circuiti sequenziali

ESPERIMENTAZIONI DI FISICA 3. Traccia delle lezioni di Elettronica digitale M. De Vincenzi A.A:

S R Qn+1 Commento 0 0 Qn Conserva lo stato Memorizza Memorizza 1 1 1? Indeterminato. Tabella 1

Architettura degli elaboratori

Clock. Corso di Architettura degli Elaboratori. Architetture degli Elaboratori. Latch di tipo SR sincronizzato. Latch di tipo SR

SisElnF2 17/12/2002. E CIRCUITI COMBINATORI E SEQUENZIALI E2 Circuti sequenziali

Circuiti sincroni Circuiti sequenziali: i bistabili

Clock. Corso di Architettura degli Elaboratori. Latch di tipo SR. Circuiti combinatori e sequenziali. Il livello logico digitale: Memoria

Gli elementi di memoria: i bistabili I registri. Mariagiovanna Sami Corso di reti Logiche 8 Anno

Campionamento e memoria. Sommario. Sommario. M. Favalli

Calcolatori Elettronici

Clock. Corso di Architettura degli Elaboratori. Architetture degli Elaboratori. Circuiti combinatori e sequenziali.

I Indice. Prefazione. Capitolo 1 Introduzione 1

Circuiti Combinatori. Circuiti Combinatori. Circuiti Combinatori. Circuiti Combinatori

Elementi di memoria. Ing. Ivan Blunno 21 aprile 2005

Analisi e Progetto di Macchine Sequenziali ing. Alessandro Cilardo

Circuiti Combinatori. Circuiti Combinatori. Circuiti Sequenziali. Circuiti Sequenziali

SisElnE1bis 01/12/ /12/ SisElnE1bis DDC/MZ. 01/12/ SisElnE1bis DDC/MZ. 01/12/ SisElnE1bis DDC/MZ.

Elettronica Digitale. 1. Sistema binario 2. Rappresentazione di numeri 3. Algebra Booleana 4. Assiomi A. Booleana 5. Porte Logiche OR AND NOT

ESERCITAZIONI PRATICHE LABORATORIO 111

Università degli Studi dell Insubria Dipartimento di Scienze Teoriche e Applicate. Architettura degli elaboratori Bistabili e Clock

Circuiti sequenziali. Circuiti sequenziali e applicazioni

Elementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà:

Sistemi e Tecnologie della Comunicazione

Descrizione VHDL di componenti sequenziali

Sintesi e analisi di schemi con contatori

Probabilità e Statistica Esercitazioni. a.a. 2006/2007

FONDAMENTI DI INFORMATICA Lezione n. 7. Esercizi di progetto di circuiti sequenziali

5 ELEMENTI DI MEMORIA

Page 1. SisElnE1bis 1/10/ DDC 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E

Multiplexer. Multiplexer 2 a 1 (a 1 bit) e sua implementazione. Multiplexer 2 a 1 (a 32 bit) e sua implementazione

Sequential Logic. 2 storage mechanisms positive feedback charge-based. Inputs. Outputs COMBINATIONAL LOGIC. Current State. Next state.

Le perdite meccaniche per attrito e ventilazione si possono ritenere costanti e pari a 400 W.

Funzioni e Reti Logiche. Architettura degli Elaboratori I

Macchine sincrone. In teoria. Solo un modello teorico NON ESISTE NELLA PRATICA

Corso di Calcolatori Elettronici I Elementi di memoria ing. Alessandro Cilardo

Capitolo 6. Reti asincrone. 6.1 Elaborazione asincrona. Esigenze. 6.1 Elaborazione asincrona 6.2 Memorie binarie 6.3 Analisi e Sintesi

Le reti sequenziali sincrone memorizzano il proprio stato in dei FF-D

Transcript:

Igegeria dell Iformazioe Obiettivi del gruppo di lezioi E Modulo SISTEMI EETTONII E IUITI OMINTOI E SEUENZII E3 ircuti sequeziali complessi» Porte logiche combiatorie elemetari» Modello iterruttore-resisteza» ircuiti sequeziali base» Flip-Flop, egistri, cotatori» Macchie a stati fiiti ircuiti combiatori» osa soo e come si realizzao semplici circuiti combiatori» alisi del comportameto dei circuiti combiatori co il modello resisteza-iterruttore» erivazioe di semplici fuzioi logiche ircuiti sequeziali» ome si realizza u circuito digitale co memoria» Esempi di flip-flop e registri» omportameto diamico dei flip-flop» Esempi di circuiti sequeziali: registri, cotatori, shift» alisi di macchie a stati fiiti (FSM) Tred tecologico e famiglie logiche» Evoluzioe della tecologia e famiglie logiche 01/12/2005-1 SisElE3 - MZ 01/12/2005-2 SisElE3 - MZ Obiettivi di questa lezioe (E3) IVISOE I FEUENZ PE 2.. 4» ivisori di frequeza e cotatori asicroi» otatori sicroi» Shift register e covertitori SIPO e PISO» ocetto elemetare di macchia a stati fiiti (FSM)» alisi e semplici progetti di FSM temporizzate 1 2 1 2 1 2 USIT I OGNI STIO IVIE FEUENZ I O PE UE; ON m STI SI PUÒ IVIEE PE 2 m 01/12/2005-3 SisElE3 - MZ 01/12/2005-4 SisElE3 - MZ ONTTOE SINONO -FF come divisore 1 1 12 =... I IUITO FUNZION OME ONTTOE SINONO (IPPE OUNTE) E USITE OMMUTNO SFSTE NE TEMPO SE I ONTTOE m STI, USIT PIÙ SIGNIFITIV (m) OMMUT ISPETTO FONTE E O ON UN ITO Tpd = m Tpd-ff OVE Tpd-ff È I ITO E FIP FOP 2 2 Il -FF co, = 1 cambia stato a ogi colpo di clock, quidi permette di realizzare u cotatore asicroo a tre stadi co flip flop di tipo egative-edge-triggered 1 2 3 01/12/2005-5 SisElE3 - MZ 01/12/2005-6 SisElE3 - MZ Page 1 MZ 1

1 -FF come divisore Su 1, 2, 3 si geera ua sequeza di umeri biari 2 1 2 3 4 5 6 7 8 ONTTOE SINONO NE UESTO È UN ONTTOE, PEÒ È SINONO: E USITE E ONTTOE OMMUTNO TUTTE SINONE ON I FONTE I ISES E O TEZO FF IN POI TUTTI GI STI SONO UGUI 3 000 001 010 011 100 101 110 111 000 1 2 3 MSSIM FEUENZ I FUNZIONMENTO È EGT ITO E TEN I N E E ITO E FF 4 01/12/2005-7 SisElE3 - MZ 01/12/2005-8 SisElE3 - MZ ESEIZIO: ONTTOE SINONO ESEIZIO: ONTTOE SINONO IVE E FOME ON EE USITE E ONTTOE SINONO 1 2 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 3 1 2 3 SE SI VOESSE EIZZE UN ONTTOE 6 IT ON Tad = 10 s ; T > = 8 s UE SEE FEUENZ MSSIM I UTIIZZO? 4 3 4 4 01/12/2005-9 SisElE3 - MZ 01/12/2005-10 SisElE3 - MZ ONTTOE SINONO: Fmax EGISTI osideriamo il passaggio dal 7 all 8 per la costruzioe dell impulso 4 si usa l N di 3 e di 3 il 4 deve essere costruito prima che sceda il frote 8 l uscita 4 è ritardata rispetto al frote 7 di t _ + t N + t N quidi T > t _ + 2t N I geerale T > t _ + (m-2)t N dove m = di bit del cotatore UN EGISTO È UN INSIEME I FIP FOP () ON I O IN OMUNE (E EVENTUMENTE NE I ESET) T 0 0 0 1 1 1 2 2 2 3 3 3 TE OUTPUTS 1 2 3 4 ESISTONO EGISTI I TIPO T, POSITIVE-EGE- TIGGEE E NEGTIVE-EGE-TIGGEE 01/12/2005-11 SisElE3 - MZ 01/12/2005-12 SisElE3 - MZ Page 2 MZ 2

SEI IN SIFT EGISTE 1 UNO SIFT- EGISTE È UN INSIEME I FIP FOP () OEGTI IN ST ( +1) ON I O IN OMUNE (E EVENTUMENTE NE I ESET) SEI OUT SIFT EGISTE 2 ESISTONO NE SIFT- EGISTE IN UI SI PUÒ IE I TO IN PEO (ON UN SEGNE I ONTOO PE O - P - ) IN T MOO SI PUÒ ONVETIE UN TO PEO SEIE (PE IN SEI OUT PISO) PE T 0 1 2 3 0 1 2 3 PE OUTPUT T 1 2 3 SEI IN SIN SOUT SEI OUT ON O SIFT-EGISTE È POSSIIE ONVETIE UN TO SEIE IN UNO PEO (SEI IN PE OUT SIPO) P 01/12/2005-13 SisElE3 - MZ 01/12/2005-14 SisElE3 - MZ ESEIZIO: SIFT EGISTE MINE STTI FINITI (FSM) 1 EIZZE UNO SIFT PE IN - SEI OUT (PISO) 4 IT UN ONTTOE È I SO PIÙ SEMPIE I FSM (FINITE STTE MINE) ESEMPIO IN UN ONTTOE UE IT SEUENZ EE USITE È:... SI PUÒ SSOIE OGNI OMINZIONE EE USITE UNO STTO E PPESENTE ON EGI I I PSSGGI STTO STTO STTO 1 0 01/12/2005-15 SisElE3 - MZ 01/12/2005-16 SisElE3 - MZ MINE STTI FINITI (FSM) 2 IGMM STTI E ONTTOE SI POTEE EIZZE UN UNITÀ I ONTOO SEMPIE; ESEMPIO I TIME I UN VTIE STTO 1 0 I U V ENTIFUG SIUG MINE STTI FINITI (FSM) ETE I STTO FUTUO EVOUZIONE E FSM VVIENE NE ESEMPIO ON UN ONTTOE; NEI SI PIÙ OMPESSI I ONTTOE È SOSTITUITO ON EI FF E UN ETE OMINTOI E ETEMIN EVOUZIONE E FSM (ETE I STTO FUTUO) OGNI STTO SI SSOI UN OMINZIONE EE USITE EI FF ( ; ; ; ) OUNTE 0 1 ETE I STTO FUTUO ESEMPIO SE SONO NEO STTO (STTO PESENTE) I POSSIMO STTO SÀ O STTO (STTO FUTUO) ESET STTO PESENTE ESET STTO FUTUO 01/12/2005-17 SisElE3 - MZ 01/12/2005-18 SisElE3 - MZ Page 3 MZ 3

MINE STTI FINITI (FSM) ETE I USIT ON UN ETE OMINTOI SI POSSONO TTIVE EI SEGNI (USITE) E OMNNO EGI TTUTOI (PE SE U, F GIE I ESTEO, ET...) OUNTE 0 1 ESET I V ENTIFUG SIUG 01/12/2005-19 SisElE3 - MZ MINE STTI FINITI (FSM) GI STTI SONO MEMOIZZTI IN FF (VIII I STTO) EVOUZIONE T I VI STTI (STTO FUTUO) È EIZZT ON UN ETE OMINTOI E OTE SENTIE E VIII I STTO SENTE NE GI INGESSI FSM UN T ETE OMINTOI GENE E USITE ETE I USIT ETE I STTO FUTUO ESET 01/12/2005-20 SisElE3 - MZ OUTPUT ESEIZIO: MINE STTI FINITI ESEIZIO: MINE STTI FINITI POGETTE UN FSM E SI OMPOTI OME UN FIP FOP IN UESTO SO GI INGESSI SONO UE ( PTE I ESET) :, FSM UE SOI STTI: (ON USIT =) E (ON USIT = ) ETE I USIT È IN UESTO SO UN SEMPIE FIO E OEG USIT E FF USIT ETE I OUTPUT = USIT ETE I STTO FUTUO IVIMO I IGMM EGI STTI: l STTO OENTE () STTO FUTUO () EUZIONE EO STTO FUTUO È: = +1 = + ESET 01/12/2005-21 SisElE3 - MZ 01/12/2005-22 SisElE3 - MZ ESEIZIO: MINE STTI FINITI Verifica lezioe E3 I IUITO FINE È: ETE I USIT OUTPUT = uati FF occorroo per realizzare u cotatore asicroo modulo 17? Tracciare lo schema di i divisore asicroo modulo 32 co -FF Ua FSM ha 9 stati. uati FF occorroo per realizzarla? ETE I STTO FUTUO Si deve realizzare u divisore sicroo modulo 12. uale è la massima frequeza operativa se i FF hao ritardo di 8 s e le porte N ritardo di 11 s? ESET E possibile realizzare uo shift register co dei FF tipo -latch (o master-slave)? 01/12/2005-23 SisElE3 - MZ 01/12/2005-24 SisElE3 - MZ Page 4 MZ 4

Prossime lezioi Esercizi di riepilogo sulla parte digitale parametri elettrici e iterfacciameto di porte logiche» resisteze di pull-up struttura di porte /SW e SW/SW ritardi circuiti co FF di vario tipo semplici cotatori e registri Esercitazioe di laboratorio verifica del fuzioameto di circuiti sequeziali 01/12/2005-25 SisElE3 - MZ Page 5 MZ 5