1 (HIGH) 0 (LOW) V (volt)

Documenti analoghi
Inverter CMOS. Lucidi del Corso di Circuiti Integrati

Inverter CMOS. Lucidi del Corso di Elettronica Digitale. Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica

Inverter CMOS. Inverter CMOS

Corso di Circuiti Integrati Anno Accademico 2018/2019

Porte Logiche. Lucidi del Corso di Elettronica Digitale. Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica

Inverter CMOS. Inverter CMOS

(HIGH) 0 (LOW) Porte logiche. Porte Logiche. L inverter. Rappresentazione dei segnali

Porte Logiche. Modulo 3

L INVERTER CMOS. Courtesy of Massimo Barbaro

I circuiti logici NMOS. A.Carini Elettronica digitale

(HIGH) 0 (LOW) Porte logiche. Porte Logiche. L inverter. Rappresentazione dei segnali

Sviluppo tecnologico dell elettronica digitale:

Esercitazione del 21 Maggio 2008

Esercizio 1.3 Il percorso con maggiore tempo di propagazione è quello del segnale A

Inver&tore CMOS. V DD > 0 l altra alimentazione è a massa (0 V) 0 V O V DD

Esercitazione del 27 Maggio 2009

I circuiti digitali. Dispense del corso Elettronica L

Elettronica digitale

Elettronica dei Sistemi Digitali Le porte logiche CMOS

Esercitazione III Simulazione PSpice dell invertitore CMOS

Preparazione all'esame di Stato di Ingegneria Elettronica

ESERCIZIO Punto di riposo

. Nota: le tensioni dono riferite all'ingresso ed all'uscita dello stesso circuito. G. Martines 1

in ogni istante di tempo, l'uscita dipende esclusivamente dalla combinazione (funzione logica) degli ingressi in quel istante

INVERTITORE RESISTOR-TRANSISTOR LOGIC (RTL)

Dispositivi e Tecnologie Elettroniche. Esercitazione Transistore MOS

Cross section and top view

Struttura del condensatore MOS

ELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino. Gruppo B: Famiglie logiche Lezione n. 7 - B - 3: Esempi di circuiti logici

Cross section and top view

PROVA SCRITTA di DISPOSITIVI ELETTRONICI del 12 Giugno 2019

Tecnologia CMOS. Lucidi del Corso di Elettronica Digitale. Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica

Transistori MOS. Ing. Ivan Blunno 21 aprile 2005

Prova scritta del 17 Giugno 2009 (primo appello)

Esercitazione del 13 Maggio 2009

Esame Elettronica T-1 Prof. Elena Gnani 18/07/2014

Elettronica per le telecomunicazioni

Esercizio 1 Grandezze tipiche delle caratteristiche dei MOS

ELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino. Gruppo B: Famiglie logiche Lezione n. 9 - B - 5:

Elettronica Inverter con transistore MOS; tecnologia CMOS e porte logiche combinatorie CMOS

Esercitazione sui gate complessi CMOS

Esercitazione del 29 Aprile 2009

Fondamenti di Elettronica, Sez.3

Famiglie logiche in tecnologia planare

Logica Combinatoria. Lucidi del Corso di Elettronica Digitale. Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica

SIMULAZIONE CIRCUITALE CON LTSPICE. Ing. Marco Grossi Università di Bologna, DEI e- mail :

Elettronica per le telecomunicazioni

Tecnologie per l'elettronica digitale. Parametri Componenti elettronici Porte a diodi RTL, TTL CMOS

Esercitazione dell 11 Giugno 2008

ITS Einaudi Appunti T.D.P. ITS Einaudi ITS EINAUDI. Elettronica e Telecomunicazioni. Tecnologia e Disegno per la Progettazione Elettronica

Questa parte tratta le problematiche del pilotaggio low-side di carichi di potenza: Pilotaggio low-side con MOS. Pilotaggio low-side con BJT

ELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino. Parte A: Transistori in commutazione Lezione n. 3 - A - 3:

Circuiti Integrati Analogici

Interruttori Digitali

Elettronica I - Laboratorio Didattico - BREVE INTRODUZIONE AGLI STRUMENTI DEL BANCO DI MISURA

Circuiti con diodi e resistenze: Analisi e Progetto

Amplificatori elementari con carico attivo MOSFET E connesso a diodo

Esame Elettronica T-1 Prof. Elena Gnani 19/09/2014

Elettronica Digitale (6 CFU)

Dispositivi e Tecnologie Elettroniche. Il transistore MOS

Pilotaggio high-side

{ v c 0 =A B. v c. t =B

Logica Sequenziale. Lucidi del Corso di Elettronica Digitale. Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica

canale n canale p depletion enhancement

Elaborato di Elettronica Digitale C.d.L. in Ingegneria Elettronica Anno accademico 02/ 03

DE e DTE: PROVA SCRITTA DEL 28 Gennaio 2016 ESERCIZIO 1 (DE,DTE) Un transistore bipolare n + pn (N Abase = cm 3, N Dcollettore = cm 3, µ

Progettazione Analogica e Blocchi Base

Struttura di un circuito dinamico

Compito di Elettronica I 23/01/2002

Logica Combinatoria. Lucidi del Corso di Circuiti Integrati

14 Giugno 2006 Prova scritta di Circuiti Integrati Analogici (tempo a disposizione 90 min)

Semicustom Design Flow

Consumo di Potenza nell inverter CMOS. Courtesy of Massimo Barbaro

ELETTRONICA II. Prof. Pierluigi Civera - Politecnico di Torino. Gruppo C: Circuiti combinatori e sequenziali Lezione n.

COMPITO DI ELETTRONICA I ELETTRONICI INFORMATICI ELETTRICI

ELETTRONICA DEI SISTEMI DIGITALI 1 PRIMA PROVA IN ITINERE A.A. 2003/ Novembre 2003

Tel: Laboratorio Micro (Ex Aula 3.2) Ricevimento: Giovedì

Laboratorio II, modulo Elettronica digitale (2 a parte) (cfr.

Elettronica I Porte logiche CMOS

DE e DTE: PROVA SCRITTA DEL 16 Febbraio 2016

Le porte logiche. Elettronica L Dispense del corso

V DD R D. 15. Concetti di base sui circuiti digitali

LSS Reti Logiche: multivibratori e T555

MEMORIA SRAM. Marco Robutti. June 28, La figure 1 mostra una tipica cella di memoria statica realizzata con la tecnologia CMOS.

Logica combinatoria. Logica Combinatoria. Stili di progetto. Logica combinatoria

Logica Combinatoria. Logica combinatoria

Progettazione Analogica e Blocchi Base

Fondamenti di Elettronica Ing. AUTOMATICA e INFORMATICA - AA 2010/ Appello 09 Febbraio 2012

Processo CMOS. Lucidi del Corso di Circuiti Integrati Modulo 1A

COMPITO DI ELETTRONICA I

Logica cablata (wired logic)

DE e DTE: PROVA SCRITTA DEL 5 febbraio ESERCIZIO 1 (DTE) 1) Descrivere i processi e disegnare le maschere necessarie alla realizzazione

Moduli logici. Interfacciamento di dispositivi logici. Parametri statici e dinamici. Circuiti logici combinatori Circuiti logici sequenziali

Esercitazione II Uso del simulatore PSpice per l analisi dei circuiti digitali.

PROVA SCRITTA di DISPOSITIVI ELETTRONICI del 12 Giugno 2017

Note sul dimensionamento delle porte CML ed ECL.

Cella di memoria SRAM a 6T

I dispositivi elettronici. Dispense del corso ELETTRONICA L

ELETTRONICA II. Prof. Dante Del Corso Prof. Pierluigi Civera Esercitazioni e laboratorio: Ing. Claudio Sansoe. Politecnico di Torino

Transcript:

3

A Z 4

OH IH IL OL (volt) 1 (HIGH) 0 (LOW) Logica positiva: tensioni alte (HIGH) rappresentano il valore 1, tensioni basse (LOW) rappresentano lo 0 Logica negativa: tensioni basse rappresentano il valore 1, tensioni alte lo 0 In pratica, viene utilizzata solo la logica positiva 5

6

out OH TC (oltage-transfer Characteristic) OL in 7

out Pendenza -1 OH OL IL IH in 8

1 0 1 I1 I2 9

out1 = in2 in1 I1 I2 out2 < IL - OL 10

(volt) NM H = OH - IH OH 1 (HIGH) Per massimizzare NM H, IH deve diminuire IH Compromesso: IL = IH = DD /2 IL NM L = IL - OL 0 (LOW) Per massimizzare NM L, IL deve aumentare OL 11

12

out Gate rigenerativo out Gate non rigenerativo OH OH in in OL IL IH OL IL IH 13

Y X I1 Y I2 Z Z=Y =(X ) =X OH OL XZ 14

Y,Z X Y Z I1 I2 OH 3 Z=Y =(X ) =X 6 4 Attraverso I1 (da X a Y) Attraverso I2 (da Y a Z) OL 7 8 Z (0 pulito) 2 5 1 X (0 sporco) X,Y 15

Y X I1 Y I2 Z Z=Y =(X ) =X OH OL XZ 16

OH Y,Z X I1 Y I2 Z Z=Y =(X ) =X 3 2 7 6 4 5 Attraverso I1 (da X a Y) Attraverso I2 (da Y a Z) OL X (0 pulito) 1 8 Z (0 sporco) X,Y 17

out Guadagno << 1 OH Guadagno >> 1 in OL IL IH 18

out Retta a pendenza unitaria OH M in OL M 19

OH Y,Z 4 3 Retta a pendenza unitaria X I1 Y I2 Z Z=Y =(X ) =X 6 7 5 8 1 OL M Ciò che è a sinistra di M diventerà 0 2 X,Y Attraverso I1 (da X a Y) Attraverso I2 (da Y a Z) 20

21

N M Fan-In N Fan-Out M 22

23

in 50% t t phl t plh out 90% 50% 10% t t f t r 24

P av = 1 T T i dt = sup ply sup ply 0 sup ply T T 0 i sup ply dt 25

DD PMOS in out Tensione di uscita Tensione di ingresso NMOS 27

GS > Tn R ON G S GS < Tn Circuito aperto 28

S SG > Tp R ON G SG < Tp Circuito aperto 29

DD in =0 = DD out in out out= DD out =0 in = DD = out 30

in =0 DD out out2 31

32

DD SGp = DD - in I Dp in out SDp= DD - out I Dn I Dn=I Dp GSn = in DSn = out 33

I Dn, I Dp in =0 in =0.125 PMOS NMOS in =1 in =0.875 in =0.250 in =0.750 in =0.375 in =0.625 in =0.500 out 34

(a) (b) pmos triodo pmos saturazione La TC è quella desiderata, ossia una TC che gode della proprietà rigenerativa out (c) nmos off ( IN < Tn ) pmos off ( IN > DD - Tp ) nmos saturazione Tn nmos triodo (d) (e) in 35

36

38

GS = in = M SG = DD - in = DD - M k n DSATn M Tn DSATn 2 = k p DSATp DD M Tp DSATp 2 con M = n Tn + DSATn DSATn 2 + n r 1+ r DD k pdsatp pdsatpw pln r = = = k W L DSATn n Tp p v v DSATp 2 satp satn W W p n 39

40 n OX n n n n L W C L W k k = = ' ( ) ( ) = 2 ' 2 ' / / DSATp Tp M DD DSATp p DSATn Tn M DSATn n n p k k L W L W p OX p p p p L W C L W k k = = '

41

out OH M Pendenza molto elevata pari a: g OL in IL IH M 42

IH IL = = M M g + M DD g M DD M M - IL IH - M 43

I DSATn ( ) ( 1+ ) = I 1+ ( ) n OUT DSATp p DD OUT I = DSATn I IN DSATp IN ( 1+ ) n OUT + n OUT IN DSATn ( ( )) OUT 1+ p DD OUT p I DSATp I = IN 44

45 ( ) ( ) ) ( 2 1 ) ( 1 / p n DSATn Tn M p n DSATn n n DSATn OX n r I r L W C g + + = = + + λ λ

46

47

48

in out C L 50

R eq out C L DD DD /2 out out ( t) = DD e t R eq C L t t phl 51

( t ) = DD out phl 2 out ( t phl ) = DD e t RC phl DD 2 = DD e t phl RC t = ln( 2) R C = 0. 69R phl eq L eq C L 52

53

out in Carico 54

C GSp +C GBp M p C DBp C Gp2 M p2 in out C GDp +C GDn C GSn +C GBn M n C DBn C W C Gn2 M n2 55

56

1 Y 2 1 2 Y eq1 =Y(1-A) Y eq2 =Y(1-1/A) 57

C alore C GDp 2C O W p C GDn 2C O W n C DBp K eq (C J0 A Dp +C JSW0 P Dp ) C DBn K eq (C J0 A Dn +C JSW0 P Dn ) C Gp2 C OX W p L p C Gn2 C OX W n L n 58

out (t) R eq C L I D (t) 59

1 R 2 = d eq I( ) 1 2 1 60

LIN elocity-saturated SAT Commutazione Classico LIN Commutazione SAT 2 1 2 1 DSATn DD /2 DD /2 GS - TH 61

62 d I d I R DD DD DD DD DD DSATn DSATn DD DD eq + = 2 / 2 / ) (1 2 ) (1 2 / 1 = DD DSATn DD eq I R 9 7 1 4 3 x x + 1 1 1

t p = ( ) t + t phl 2 plh = 0.69C L R eqn + 2 R eqp 63

λ t phl 0.69C L 3 4 I DD DSATn = 0.52 k' n ( W / L) ( / 2) n DSATn C L DD DD Tn DSATn 64

λ 65

66

β W L p = W L n β β C C dp1 dn1 R = p = C = C gp2 gn2 R eqp Sostituendo Cdn 1 2 2 [( )( ) dn1 gdn1 gn2 W ] + Cdp 1 + 2Cgdn 1 + Cgdp 1 + Cgn2 + Cgp + CW = 1+ C + 2C + C + C = 67

phl ( 1+ )( C ) dn1 + 2Cgdn 1 + Cgn + CW Reqn t =.69[ ] plh 0 2 ( 1+ )( C ) dn1 + 2Cgdn 1 + Cgn + CW Reqp t =.69[ ] 0 2 t p t phl + t plh = = 0.69 2 ( 1+ )( C + 2C + C ) dn1 gdn1 gn2 + C W R eqn + 2 R eqp 68

t p = = 0.69 2 0.345 ( 1 + )( C + 2C + C ) + C ( )( ) r' 1 + C + 2C + C + C R 1 + dn1 dn1 gdn1 gdn1 gn2 gn2 W W R eqn eqn 1 + R R eqp eqn 1 = R R eqp eqn I = I = DSATn DSATp 3 4 3 4 I I DD DSATp DD DSATn n p = DSATn DSATp = r' β ( + B + C) 1 r' + t B = C 2 dn + C 1 2 p 1 gdn + C gn = A B A = 0. 345R eqn C = C W 69

70 Derivando: + + + = 2 1 1 2 1 ' gn gdn dn W opt C C C C r ( ) 0 ' ' 2 = + + + = C B B A r B r B A t p ( ) 0 ' 2 = + opt C B r B + = B C r opt 1 ' 2

β 71

72

74

75

in =0 i DD ( t) = C L d out dt ( t) out C L E DD = i ( t) dt 0 DD DD E CL = i ( t) ( t) dt 0 DD out 76

E DD = C L DD 0 d dt out dt = = C L DD DD 0 d out = C L DD 2 77

E CL = C L 0 d dt out out dt = = C L DD 0 out d out = C L 2 DD 2 78

79

80

81

in I Short 82

in I peak I short t f t r E dp = DD I peak (t r +t f )/2 P dp =E dp f 0 1 = f 0 1 DD I peak (t r +t f )/2 83

n+ n+ 84

I D I S I leakage =I S +I D P stat =I leakage DD 85

86

87

88

89