Tecnologia CMOS. Lucidi del Corso di Elettronica Digitale. Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica

Transcript

1 Tecnologia CMOS Lucidi del Corso di Elettronica Digitale Modulo 3 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB)

2 Transistor MOS IltransistorMOSèundispositivoa4terminali(drain,gate,source,body di seguito indicati D, G, S, B) Esistono due tipologie di transistor MOS: Transistor a canale N (NMOS), in cui i portatori di carica sono gli elettroni Transistor a canale P (PMOS) ), in cui i portatori di carica sono le lacune Le caratteristiche del PMOS sono duali rispetto a quelle del NMOS E completamente simmetrico, i terminali di drain e source si possono scambiare ruolo a seconda del funzionamento Il ruolo di source è assunto, convenzionalmente, dal terminale (fra S e D) a potenziale più basso (nel caso del nmos) o più alto (nel caso del pmos) Il quarto terminale (B, body o bulk) può essere trascurato solo quando cortocircuitato col source (cosa non sempre, o quasi mai, possibile). Negli altri casi il body del nmos (pmos) deve essere collegato al potenziale più basso (alto) presente nel circuito. it La caratteristica del dispositivo dipende da un insieme di parametri di processo (tensione di soglia, mobilità, capacità dell ossido) noti a priori una volta scelta una determinata tecnologia, edaparametri geometrici (W el) determinabili dal progettista. 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 2

3 Parametri Fisici e di Processo Parametri Fisici e di Processo (non modificabili dal progettista) che determinano le caratteristiche del MOS: k: costante di Boltzmann T: temperatura (in gradi Kelvin) q: carica dell elettrone U T = kt/q (indicata anche come V T ): tensione termica. Dipende solo dalla temperatura. ε OX, ε S : costanti dielettriche dell ossido di gate e del silicio. t OX : Spessore dell ossido di gate C OX =(ε OX /t OX ): capacità (per unità d area) dell ossido di gate N B : drogaggio del substrato n i: densità intrinseca di portatori del silicio μ n, μ p : mobilità di elettroni e lacune V Tn e V Tp : tensioni di soglia dei transistor nmos e pmos 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 3

4 MOS: Simboli Circuitali Simboli circuitali del NMOS Simboli circuitali del PMOS Useremo i simboli evidenziati in rosso, che sono i più comunemente usati per i circuiti digitali. Il pallino (bubble) in ingresso al gate del pmos ha lo stesso significato visto nelle porte logiche: rappresenta un segnale attivo basso (il pmos è acceso, ossia attivo, quando la tensione sul gate è bassa). 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 4

5 Il transistor MOS: sezione trasversale Struttura del transistor MOS (NMOS in questo caso) Ossido di gate Gate (polisilicio) Source Drain n + n + p-si (body) Il substrato è di tipo P, quindi ricco di portatori positivi (lacune) Isolamento (SiO 2 ) 2 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 5

6 Il transistor MOS: funzionamento All aumentare della tensione di gate (V G ) rispetto al bulk (V B ), il potenziale positivo prima allontana i portatori positivi (lacune) naturalmente presenti nel silicio tipo P e poi richiama dei portatori negativi (elettroni) nella zona immediatamente sotto il gate. In tal modo si forma un canale conduttivo fra drain e source, non appena ilpotenziale di gate supera una certa soglia (V TH ) V G >V TH V =0 - - V D >0 S n + n + - Canale (formato se la tensione di gate è maggiore della tensione di soglia) Se esiste it il canale, applicando una tensione positiva fra D e S si può fare scorrere una corrente elettrica (I D, corrente di drain) V B =0 elettrica (I D, corrente di drain) 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 6

7 Il transistor MOS: triodo Per basse tensioni di drain rispetto al source (V DS =V D -V S ) il canale si comporta come resistore (comportamento ohmico o lineare) e la corrente aumenta linearmente con l aumento della V DS. Al variare della tensione di V GS (V G -V S ) il canale diventa via via più popolato di elettroni e quindi più conduttivo, quindi diminuisce il valore del resistore Il transistor in triodo (o regione ohmica, o regione lineare) si comporta come un resistore di valore variabile ed impostabile agendo sulla tensione di gate. V >V >V n + V n + G2 G3 G2 G1 V G >VTH V V S =0 G1 V D >0 S V G3 All aumentare di V GS vengono richiamati più elettroni nel canale che diventa più conduttivo (lo spessore è più o meno sempre lo stesso ma cambia la densità dei portatori, la grafica è volutamente esagerata per rendere il principio) V B =0 la grafica è volutamente esagerata per rendere il principio) 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 7

8 Il transistor MOS: saturazione Per ulteriori incrementi della tensione di drain rispetto al source (V DS )aduncerto punto la differenza di potenziale fra il gate ed il canale (in prossimità del drain) diventa tanto piccola da diventare inferiore alla tensione di soglia ed il canale si strozza (pinch-off) Per aumenti della tensione di drain oltre questo limite (V G -V D =V TH, ossia V DS =V GS - V TH ) la corrente non aumenta più perché il canale è strozzato TH) p p V G >V TH V S =0 V D >0 S V B =0 n + n + Canale strozzato La condizione di strozzamento è: V G V D =V TH Ossia V G V S V D +V S =V TH => (V G -V S )-(V D -V S )=V TH V DS = V GS - V TH 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 8

9 MOS: modulazione lunghezza di canale In realtà, per ulteriori aumenti della V DS, aumenta la polarizzazione in inversa della giunzione pn fra drain e substrato, quindi aumenta la regione di carica spaziale (RCS) di svuotamente della giunzione stessa. L effetto è quello di spostare verso sinistra il punto di pinch-off dunque diminuire la effettiva lunghezza del canale. A canale più corto corrisponde maggiore corrente (nell unità di tempo riesce, a parità di velocità a passare una maggiore quantità di carica) V G >V TH V S =0 V D >0 S n + n + V B =0 Il punto di strozzamento si sposta a sinistra e diminuisce la lunghezza del canale Regione di svuotamento (RCS) 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 9

10 PMOS: il transistor complementare Nel caso del PMOS il body è di tipo n mentre le diffusioni di drain e source sono di tipo p. I portatori di carica sono lacune, anzi che elettroni ed il canale si forma quando la tensione di gate (V G ) è a potenziale più basso rispetto al bulk (V B ). La corrente scorre da source verso drain. Si può realizzare un PMOS in un pezzo di silicio con substrato di tipo p realizzando una tasca a drogaggio gg n dentro il substrato stesso (la tasca si chiama n-well). ) V S=V DD V G <V Well V D <V DD p + p V Well =V DD La corrente scorre in direzione inversa. n-well V B =0 p-si 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 10

11 MOS: polarizzazione del substrato Il terminale del substrato (body o bulk) NON può quasi mai essere cortocircuitato al source. Infatti bisogna EVITARE che i diodi parassiti corrispondenti alle giunzioni pn fra source/drain n + n + e substrato si polarizzino in diretta (i diodi devono cioè essere sempre spenti). Siccome p-si TUTTI gli NMOS condividono lo stesso substrato, tale substrato deve essere al potenziale più basso possibile (ossia 0). p-si p + p + polarizzare in diretta i diodi parassiti. Siccome, però, tali diodi sono invertiti rispetto al NMOS, Anche nel caso dei PMOS bisogna evitare di in questo caso la well deve essere al n-well potenziale più alto possibile (ossia V DD, tensione di alimentazione). 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 11

12 MOS come interruttore In elettronica digitale il transistor MOS viene fondamentalmente usato come interruttore, quindi in prima approssimazione possiamo dire che: NMOS: è spento per tensioni gate-source minori della tensione di soglia (V GS <V Tn ) ed è acceso ed equivalente ad una resistenza R ON per tensioni gate-source maggiori della tensione di soglia. PMOS: è spento per tensioni source-gate minori della tensione di soglia in valore assoluto (V SG < V Tp ) ed è acceso ed equivalente ad una resistenza (piccola) R ON per tensioni source-gate maggiori della tensione di soglia. La resistenza, quando il MOS (N o P) è acceso, dipende dalla regione di funzionamento, in particolare è: PICCOLA: se il transistor è in regione lineare (triodo) GRANDE: se il transistor è in regione di saturazione (dipende dalla modulazione di lunghezza di canale) 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 12

13 Interruttore NMOS R ON V GS >V Tn E sicuramente G acceso V G =V DD se S V GS <V Tn Il terminale di source è (tipicamente) quello in basso ed è collegato alla massa E sicuramente spento se V G =0 Circuito aperto 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 13

14 Interruttore PMOS G S V SG > V Tp R ON E sicuramente acceso se V G =0 V SG < V Tp Il terminale di source è (tipicamente) quello in alto ed è collegato all alimentazione (V DD ) E sicuramente spento se V G =V DD Circuito aperto 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 14

15 MOS: calcolo della corrente (analitico) W L I DS = Qi ( x) vn( x) W Quantità di carica per unità di area nel sistema MOS (la carica è proporzionale a quanto la V G -V(x) eccede la V TH ) In ogni punto x del canale (x=0 nel source, x=l nel drain), la corrente è data dalla carica per unità di area, moltiplicata per la superficie di portatori che attraversa x nell unità di tempo (parliamo di densità superficiale i e non volumetrica perché i portatori costituiscono un sottilissimo strato di carica superficiale) W v n La velocità è proporzionale al campo elettrico tramite il parametro di mobilità La superficie i di portatori t che attraversa x nell unità di tempo è data da un rettangolo, largo come il canale e lungo quanto lo spazio percorso dai portatori nell unità di tempo (ossia la loro velocità) v n ( x) = μ E( x) n Q i ( x) = COX ( VGS V ( x) VTH ) Il campo elettrico è la derivata del potenziale E( x) = dv dx 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 15

16 MOS: espressione della corrente Mettendo tutto assieme e tenendo conto della formula della velocità, abbiamo: 1 I DS = WC OX ( V V V GS TH ) μ n dv dx Moltiplicando ambo i membri per dx: 2 I DS dx = WC OX ( V V V GS TH ) μ dv n 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 16

17 MOS: espressione della corrente Sapendo che la corrente deve essere costante lungo il canale per il principio di conservazione della carica, possiamo integrare dx fra 0 e L e dv fra 0 e V DS : L 3 4 I I DS DS 0 L dx = WC = WC OX OX μ n μn ( V V DS 0 GS ( V GS V TH V ) V DS V TH V 2 ) dv 2 DS 5 I DS = μ C n OX W L 2 VDS ( VGS VTH ) VDS 2 La corrente massima è proporzionale a W/L quindi il transistor conduce tanto più quanto più è LARGO 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 17

18 NMOS: equazione caratteristica classica 2 W V DS Equazione in I D = μn COX L I D ( ) DS VGS VTn VDS 2 1 W 2 ncox GS Tn ( V V ) [ λv ] = μ 1+ 2 L DS regione lineare Corrente di saturazione Contributo della modulazione di lunghezza di canale k = μ n n C OX W L Equazione in regione di saturazione Rapporto di forma: unico parametro modificabile dal progettista t 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 18

19 I D I D μ C n NMOS: Regioni di funzionamento OX W L [( V V ) V ] GS Tn DS I D 1 W 2 = μ ncox GS Tn 1+ 2 L ( V V ) [ λv ] Saturazione DS Pendenza curva I/V molto piccola, quindi elevata resistenza Triodo Pendenza curva I/V molto grande, quindi piccola resistenza I D = μ C n OX W L 2 V DS ( VGS VTn ) VDS 2 V DS V GS -V Tn 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 19

20 NMOS: curve caratteristiche classiche I DS Curve caratteristiche di un NMOS con W/L=1 e L=10um in tecnologia 90nm La corrente è positiva quando scorre dal drain al source Ti Triodo Saturazione V GS =1.000 V GS =0.875 Le curve crescono all aumentare di V GS (allo aumentare e di V G G) ) L asse delle ascisse è V DS (quindi la corrente aumenta allo aumentare di V D ) V GS =0.750 V GS =0.625 GS V GS =0.500 V GS =0.375 V GS =0.250 V DS 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 20

21 PMOS: curve caratteristiche classiche I SD Curve caratteristiche di un PMOS con W/L=2 e L=10um in tecnologia 90nm La corrente è positiva quando scorre dal source al drain Le curve crescono all aumentare di V SG (al diminuire di V G ) V SG =1.000 V SG =0.875 V SG =0.750 L asse delle ascisse è V SD (quindi la corrente aumenta al diminuire di V D D) ) V SG =0.625 SG V SG =0.500 V SG =0.375 V SG =0.250 V SD 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 21

22 MOS: effetti di canale corto Le equazioni viste valgono per transistor classici a canale lungo e sono comunque sufficienti per fare ragionamenti qualitativi sui circuiti In realtà, il comportamento di transistor comunemente usati per realizzare circuiti digitali si discosta pesantemente da quello visto poiché entrano in gioco effetti del secondo ordine che un tempo erano trascurabili data la lunghezza del transistor Per fare ragionamenti quantitativi è necessario avere una maggiore comprensione del reale funzionamento dei MOS e di quali sono le vere equazioni che ne descrivono il comportamento Fra i fenomeni che modificano le equazioni dei MOS digitali (a canale sub-micrometrico), il più importante è quello della saturazione della velocità (velocity saturation) ed è quello di cui dovremo tenere conto per l analisi quantitativa dei nostri circuiti 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 22

23 v = μne n v = μ pe p Velocity saturation Le equazioni classiche si basano sull assunzione che la velocità dei portatori di carica (elettroni o lacune) sia proporzionale al campo elettrico orizzontale fra drain e source, attraverso una costante di proporzionalità denominata mobilità. In realtà la velocità dei portatori, per campi elettrici elevati, non aumenta linearmente ma viene limitata dagli effetti di scattering (collisioni) col reticolo del semiconduttore. La conseguenza è che la mobilità non è una costante ma varia col campo elettrico orizzontale (E). Esiste un valore critico del campo elettrico (E C ) oltre il quale la velocità satura e non aumenta più per ulteriori aumenti del campo elettrico. Quindi la dipendenza della velocità dal campo è non lineare Questo effetto è presente anche nei transistor a canale lungo, solo che in tale caso il campo elettrico orizzontale risulta più piccolo e non raggiunge il valore critico v = n μ ne E 1+ E C 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 23

24 MOS: espressione della corrente Rifacendo i conti analitici e tenendo conto della formula della velocità, abbiamo: 1 I DS = WC ( V V V ) OX GS TH dv μn dv 1+ E E C dx dx 2 I DS dv 1 dx = WCOX ( VGS V V E + C TH ) μ n dv dx 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 24

25 MOS: espressione della corrente Moltiplicando ambo i membri per dx ed integrando (sapendo che la corrente deve essere costante lungo il canale per il principio di conservazione della carica): L V DS V DS I DS 3 I DS dx + dv = WCOX μ n ( VGS V VTH ) dv E 0 C I I DS DS L + = I E DS E C V DS μn COX VDS 1+ + LE C = WC W L OX V μn ( VGS VTH ) VDS 2 2 DS 2 VDS ( VGS VTH ) VDS 2 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 25

26 Velocity saturation: considerazioni L espressione è uguale a quella classica con, in più, un termine al denominatore La corrente effettiva è dunque più piccola di quanto atteso, tanto più piccola quanto più è grande il termine V DS /L, che fornisce una sorta di misura del campo medio nel canale Tanto più tale valore si avvicina al valore critico (quindi maggiore è V DS ominore è L) tantot più il transistor t è affetto dal fenomeno di saturazione della velocità La corrente massima è comunque sempre proporzionale a W/L quindi il transistor è tanto più conduttivo tanto più è LARGO 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 26

27 Il transistor MOS: saturazione Il primo effetto che si può osservare è che la saturazione del transistor non avviene più a causa del pinch-off. Infatti, per tensioni minori della tensione di pinch-off, la velocità dei portatori di carica satura e raggiunge un valore massimo La conseguenza quantitativa è che la corrente di saturazione è molto più piccola di quanto predetto dall equazione classica ed avviene per tensioni molto più basse V G >V TH v sat V =0 - V D >0 S n + n + V B =0 Prima ancora che il canale si strozzi gli elettroni raggiungono la velocità di saturazione e la corrente non può aumentare pù 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 27

28 MOS: corrente di saturazione Le equazioni reali sono di difficile utilizzo, quindi useremo una semplificazione del primo ordine che si rileva però molto utile ed efficace per l analisi dei circuiti digitali: supponiamo che la saturazione della velocità avvenga bruscamente per un certo campo critico e che prima del valore critico abbia il valore costante normalmente utilizzato. In questo modo l equazione del transistor in triodo rimane quella classica e cambia solo l espressione per la corrente di saturazione, che ricaviamo dall equazione classica sostituendo il nuovo valore della tensione di saturazione (che è la tensione per cui il campo raggiunge il valore critico) v n v sat Approssimazione con una spezzata E C Curva reale E v sat = μ E = μ V n DSAT C = n Lv V sat μ n DSAT L 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 28

29 MOS: corrente di saturazione La corrente di saturazione in caso di SATURAZIONE DELLA VELOCITA risulta quindi pari a: I DS I DS = μ C n OX = μ C I DS n = OX k W L n V 2 VDSAT ( VGS VTH ) VDSAT W L V DSAT DSAT 2 V DSAT ( VGS VTH ) 2 V VGS VTH ) 2 ( DSAT Costanti di processo e progetto La dipendenza dalla V GS è LINEARE anzi che QUADRATICA 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 29

30 MOS: caratteristiche a canale corto I DS I delta di corrente di saturazione sono uguali quindi la dipendenza dalla V GS è LINEARE La saturazione arriva per tensioni più basse V GS =1.000 V GS =0.875 Al diminuire di V GS il canale è poco formato dunque si strozza PRIMA della saturazione di velocità, la dipendenza torna QUADRATICA V GS =0.750 V GS =0.625 GS V GS =0.500 V GS =0.375 V GS = Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 30 V DS

31 Confronto fra canale corto e lungo Canale lungo I DS A parità di W/L Canale corto 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 31 V DS

32 MOS: caratteristica I DS /V GS Canale lungo: dipendenza QUADRATICA I DS Canale corto: dipendenza LINEARE 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 32 V GS

33 PMOS Nel caso del PMOS vale tutto in modo duale Le equazioni sono identiche a patto di considerare la corrente I DS positiva quando scorre dal source al drain Al posto delle tensioni V DS e V GS bisognerà usare le tensioni V SD e V SG Le tensioni di saturazione (V DSATp ) e di soglia (V THp ) sono negative, quindi nella formula se ne prende il valore assoluto: I SDp = k p V DSAT ( V SG Positiva se scorre dal source al drain V THp ) V DSATp 2 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 33

34 I D Con MOS: modello unificato Per calcoli manuali è possibile, quindi, utilizzare un modello unificato (semplificato) che dia un unica espressione valida in tutte le regioni di funzionamento: = V min = 0 V V TH 0 GS W k' L 2 V ( ) min V GS VTn Vmin V GS V TH > 0 min( V k' = μc OX GS V TH, V DS, V DSAT 2 ) E facile verificare che per V DS <(V GS -V TH,V DSAT ) si ottiene l espressione in triodo. Con V DSAT <(V DS,V GS -V TH ) siamo in regime di saturazione di velocità, altrimenti nella saturazione classica 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 34

35 Tecnologia CMOS Capacità parassite Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB)

36 Capacità parassite Sovrapposizioni (overlap) fra gate/drain e gate/source: danno origine a 2 capacità proporzionali all area di sovrapposizione p-si n + n + Capacità di giunzione del diodo PN (due contributi: area e perimetro). Le stesse capacità sono ovviamente associate anche al drain Capacità dell ossido, fra gate e canale (se esiste il canale) od altrimenti fra gate e body 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 36

37 Capacità parassite Quasi tutte le capacità parassite sono non lineari, ilche vuole dire che non sono parametri costanti del problema ma cambiano al cambiare delle tensioni in gioco. Esistono 3 tipologie di capacità, la cui origine è mostrata nel lucido precedente: Capacità di giunzione: Sono dovute alla giunzione pn presente fra diffusione di drain (source) ed il substrato. Sono dei capacitori NON lineari in quanto il loro valore dipende dalla caduta di potenziale ai capi della giunzione. Sono posizionate fra drain (source) e substrato. Capacità di canale: E l effetto capacitivo dovuto alla regione del canale, che si trova sotto il gate. E non lineare perché dipende dalla regione di funzionamento del MOS. Capacità di sovrapposizione (overlap): Sono dovute alla sovrapposizione diretta fra gate e source o drain. 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 37

38 Layout Per potere stimare il valore di questi contributi capacitivi, è necessario avere maggiori informazioni sulla forma geometrica del dispositivo perché le diverse capacità parassite dipendono dalle aree e dai perimetri delle forme geometriche in questione. Per questo motivo si utilizza una diversa rappresentazione, chiamata layout, ossia una vista dall alto alto della fetta di silicio che consente di determinare dove verranno realizzati i dispositivi. Ad ogni passo di processo (ad esempio diffusione n o p, metalizzazione, polisilicio) è associato un diverso layer (colore). Il colore è scelto in modo CONVENZIONALE (al cambiare del software CAD può cambiare). Per rappresentazioni in bianco e nero si modifica la texture (il riempimento del rettangolo) anzi che il suo colore. Rettangoli appartenenti a diversi layer rappresentano, ad esempio, dove verranno realizzati i gate di polisilicio, le diffusioni di drain e source, le piste di metal e così via. Sul layout è possibile stimare le dimensioni e quindi le capacità parassite associate. 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 38

39 Layout Metallo Contatto Se ezione n + n + p-si dall alto Vista Il contatto non è altro che un foro aperto nell ossido che consente al metallo di raggiungere la diffusione oppure il gate 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 39

40 Layout e capacità parassite Si forma un MOS per ogni intersezione fra poly e diffusione Z L Poly Diffusione n + W Metallo Contatto Perimetro di drain Area di source Area di gate P D =W+2Z A S =WZ A G =WL (non si computa il lato del canale) A G 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 40

41 Capacità di diffusione La capacità di diffusione (di source e drain) è dovuta all esistenza della giunzione pn fra le diffusioni stesse ed il substrato. E data da due contributi: area e perimetro della diffusione. Tali contributi sono non lineari (variano al variare della tensione) ma possono essere sostituiti da due capacità equivalenti costanti (nel range di tensioni di interesse). Contributo del perimetro Contributo dell area Tipicamente si trascura il lato del perimetro che coincide con il canale, visto che, essendoci il canale, non c è più giunzione pn. 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 41

42 Capacità di diffusione Il valore dei 2 contributi (area e perimetro) della capacità di giunzione, associata alle diffusioni di drain e source è fortemente non lineare: Capacità di giunzione per unità d area e per tensione applicata pari a 0. Capacità di giunzione per unità di perimetro e per tensione applicata pari a 0 (sw sta per side-wall) C j = C j0 A D( S ) V 1 φ0 m A C jsw = C jsw0 P D( S ) V 1 φ0 m P Built-in potential: Caduta ai capi della giunzione con tensione applicata pari a 0. Grading-coefficient: misura il tipo di giunzione (brusca, lineare). In genere vale ½. Cambia valore se considero area o perimetro. 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 42

43 Capacità di diffusione Per linearizzare le espressioni precedenti si calcola la capacità media al variare della tensione. Il grosso vantaggio è che si conosce esattamente quali sono gli estremi di variazione della caduta di potenziale ai capi della giunzione perché si sa che in un circuito digitale le tensioni devono variare fra V OL ev OH o viceversa. Per calcolare la capacità media si divide la variazione di carica per la variazione i di potenziale. La quantità di carica lasi trova usando la formula precedente e moltiplicando per il potenziale. ( V ) Q ( V ) ΔQ Q C = j OH ( OL) j OL( OH ) j, eq = = KeqC j0 AD ( S ) ΔVV V OH ( OL) VOL( OH ) Δ Q Q ( V ) Q ( V ) jsw OH ( OL) jsw OL( OH ) jsw, eq = = Keq, swc jsw0pd ( S ) ΔV VOH ( OL) VOL( OH ) C = 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 43

44 Capacità di diffusione Bisogna eseguire la linearizzazione, separatamente, per: I 2 tipi di commutazione del segnale (da alto-basso, ossia HL e la commutazione basso-alto, ossia LH). Il contributo di area e perimetro. I PMOS e gli NMOS. Si ottengono, in tutto, 8 diversi coefficienti di linearizzazione (K eqn_hl, K eqswn_hl, K eqn_lh, K eqswn_lh, K eqp_hl,k eqswp_hl,k eqp_lh,k eqswp_lh ). Tali coefficienti sono molto simili tra loro e, nel seguito, li considereremo tutti uguali (K eq ). I parametri C J0 e C JSW0 sono costanti di tecnologia, K eq andrebbe calcolato per ogni tecnologia applicando le formule viste prime. Nel seguito verrà, però, sempre fornito come dato del problema. 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 44

45 Capacità di gate/canale (gate/body) (1) Cutoff Non esiste il canale quindi gate e source/drain sono isolati fra loro. Sotto il gate c è il substrato dunque tutta la capacità dell ossido (C OX WL) è fra gate e body. Fra source (drain) e gate, invece, non c è nessun accoppiamento capacitivo (almeno non dovuto all area sotto il gate). n + n + n + C GB =C OX WL Non c è il canale ma il body. C GS =0 p-si C GD = 0 Source e drain sono elettricamente isolati dall area sotto il gate 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 45

46 Capacità di gate/canale (gate/body) (2) Triodo Si è formato il canale che è omogeneamente distribuito sotto tutto il gate. Il body è isolato dal gate dalla presenza del canale che forma uno schermo elettrostatico ed impedisce così l accopiamento fra gate e substrato. La capacità dell ossido si suddivide equamente fra gate/drain e gate/source, quindi all incirca ca metà della capacità dovuta all area a di gate può essere e attribuita ad un capacitore gate/drain e l altra metà ad un capacitore gate/source. n + n + n + C GB =0 p-si C è il canale ed è omogeneo, si può pensare che all incirca metà sia connesso al source e l altra metà al drain. C GS =C OX WL/2 C GD =C OX WL/2 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 46

47 Capacità di gate/canale (gate/body) (3) Saturazione Il canale si strozza quindi non c è più capacità fra gate e drain perché il drain è isolato elettricamente t dal canale stesso (pinch-off). La capacità dell ossido solo in parte si associa al source, data la forma irregolare del canale. Si può approssimare il meccanismo suppondendo che circa i 2/3 di tutta la capacità siano attribuibili all accoppiamento capacitivo fra gate e source. p-si n + n + Il canale è strozzato quindi non più connesso al drain. Il canale però è disomogeneo, si attribuiscono (approssimativamente) solo i 2/3 della sua capacità al source. C GB =0 C GS =2/3C OX WL C GD =0 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 47

48 Capacità di sovrapposizione Sovrapposizione (overlap) Fra gate/drain e gate/source è sempre presente anche la capacità dovuta alla sovrapposizione i (overlap) l del gate di polisilicio ili i con l area di drain osource. Tale capacità è proporzionale alla larghezza del canale. Il gate si estende infatti, anche se di poco, sopra le diffusioni di drain e source. Nei moderni processi chiamati autoallineati, tale sovrapposizione è molto ridotta perché il gate viene realizzato prima delle diffusioni e svolge il ruolo di maschera per la diffusione stessa (quindi definisce la forma della diffusione). n + n + p-si Il gate si estende al di sopra del source e del drain generando un capacitore piano le cui due armature sono date dalla porzione di gate e di source (drain) che si sono sovrapposte. Il dielettrico è ovviamente l ossido di silicio. 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 48

49 Capacità di sovrapposizione (overlap) Per valutare il valore di tale capacità bisogna misurare l area della sovrapposizione che genera il capacitore piano e moltiplicarla, ovviamente, per la capacità di ossido per unità d area area. W Le capacità parassite di x d overlap sono proporzionali all area di sovrapposizione: Come si vede, il parametro C OV dipende da x d e C OX C gso =C OX x d W=C OV W gso OX d OV C gdo =C OX x d W=C OV W Il parametro x d (quindi C OV )è una costante del processo quindi non dipende dal progettista 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 49

50 Capacità parassite Riassumendo, le capacità parassite di un MOS sono: G C GS C GD S D C SB C GB C DB B 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 50

51 Capacità parassite Cutoff Triodo Saturazione C GB C OX WL 0 0 C GS C OV W C OX WL/2+ C OV W 2/3C OX WL+ C OV W C GD C OV W C OX WL/2+ C OV W C OV W C SB K eq (C J0 A S +C JSW0 P S ) K eq (C J0 A S +C JSW0 P S ) K eq (C J0 A S +C JSW0 P S ) C DB K eq (C J0 A D +C JSW0 P D ) K eq (C J0 A D +C JSW0 P D ) K eq (C J0 A D +C JSW0 P D ) 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 51

52 Capacità parassite Tutti i contributi capacitivi parassiti visti fino ad ora sono proporzionali alla W del dispositivo: La capacità delle diffusioni lo è perché sia area che perimetro del MOS sono proporzionali alla W. A=WZ P=W+2Z La capacità di canale lo è perché l area del canale è proporzionale a W. La capacità di overlap lo è perché l area della sovrapposizione fra gate e drain/source è proporzionale a W. 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 52

53 Riassumendo Esistono 2 tipi di transistor (NMOS e PMOS) che hanno comportamento duale Per un analisi del primo ordine lo NMOS (PMOS) èun interruttore che si apre se la tensione in ingresso al gate è bassa (alta) e si chiude se è alta (bassa) L effetto di saturazione di velocità nei MOS a canale cortofasìche: Saturino per tensioni molto più piccole di quanto atteso La corrente di saturazione dipendad linearmente anzi che quadraticamente dalla tensione di gate La presenza di varie capacità parassite limita le prestazioni dinamiche dei dispositivi 23 Settembre 2009 ED - Tecnologia CMOS Massimo Barbaro 53