ESERCIZIO N. 1 - PAGINA 1

Documenti analoghi
Reti Logiche T. Esercizi reti sequenziali asincrone

13/01/2005 COGNOME NOME MATRICOLA. SOLUZIONE ESERCIZIO N. 1 Pagina 1. Si consideri la rete sequenziale asincrona rappresentata in figura:

Reti Logiche T. Esercizi reti sequenziali sincrone

Prova d esame di Reti Logiche T 29 Gennaio 2016 COGNOME:.. NOME:.. MATRICOLA:

Prova d esame di Reti Logiche T 12Giugno 2015 COGNOME:.. NOME:.. MATRICOLA:

COGNOME NOME COGNOME NOME

Prova d esame di Reti Logiche T 13 Luglio 2016

Ia Prova finale MATRICOLA COGNOME NOME 29/06/2006 ESERCIZIO 1, pagina 1

Esercizio 1. presenta lo stesso valore (0 o 1) in corrispondenza del fronte di discesa e del successivo fronte di salita del segnale X 1

Prova d esame di Reti Logiche T 11Settembre 2015 COGNOME:.. NOME:.. MATRICOLA:

Prova d esame di Reti Logiche T 09 Gennaio 2015 COGNOME:.. NOME:.. MATRICOLA:

RETI LOGICHE T Ingegneria Informatica. Esercitazione 2 Reti Sequenziali Asincrone

RETI LOGICHE T Ingegneria Informatica. Esercitazione 3 Reti Sequenziali Sincrone

Prova d esame di Reti Logiche T 10 Giugno 2016

Capitolo 6. Reti asincrone. Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie

Problema 1. ) e da quattro segnali di uscita (O 0

Reti sequenziali asincrone

Tutorato di Calcolatori Elettronici. Corso di laurea in Ingegneria Biomedica Elettrica, Elettronica e Informatica

x y z F x y z F

Le reti sequenziali sincrone memorizzano il proprio stato in dei FF-D

Reti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Reti Sequenziali

Le Alee. La presenza di ritardi nei dispositivi utilizzati può avere l effetto di modificare il comportamento delle uscite in alcuni casi

Esercizio 1. semaforo verde semaforo rosso T V1 VG 1. semaforo verde-giallo semaforo rosso T G V 2. semaforo rosso semaforo verde T V2 VG 2

Capitolo 6. Reti asincrone. 6.1 Struttura, comportamento e corretto impiego. Reti sequenziali asincrone (struttura)

Problema 1. ) e da un segnale di uscita (D O

Esercizio 1. Utilizzare FF di tipo D (come ovvio dalla figura, sensibili al fronte di discesa del clock). Progettare il circuito con un PLA.

UNIVERSITÀ DEGLI STUDI DI FIRENZE CORSO DI LAUREA IN INFORMATICA Corso di Architettura degli Elaboratori Esercitazione del 19/01/2018

Esercizi Risolti RETI LOGICHE T (Modulo 2)

Capitolo 6. Reti asincrone. 6.1 Elaborazione asincrona. Esigenze. 6.1 Elaborazione asincrona 6.2 Memorie binarie 6.3 Analisi e Sintesi

NOME e COGNOME (stampatello): Compito A. Esercizio 1 (8 punti) Minimizzare l automa in tabella e disegnare l automa minimo.

Capitolo 7. Reti sincrone. 7.1 Elaborazione sincrona Analisi e Sintesi 7.3 Registri e Contatori

Esercizi sulle Reti Sequenziali Sincronizzate

Modelli per le macchine digitali

RETI LOGICHE T Analisi, sintesi e composizione di Reti Sequenziali Sincrone

Alee in macchine combinatorie

DOMANDA N. 1 Quale frequenza del clock minimizza il numero di stati della rete sequenziale sincrona?

Calcolatori Elettronici T. Complementi ed Esercizi di Reti Logiche

Alee in macchine combinatorie. Le Alee

Reti Logiche LA. Complementi ed esercizi di Reti Sequenziali Sincrone

ESA_2014_5 BM Prova scritta ESD del

Calcolatori Elettronici

Esercizio 1 Domanda 1

Capitolo 6. Reti asincrone. 6.1 Elaborazione asincrona. Reti sequenziali asincrone (struttura) Reti sequenziali asincrone (comportamento)

6.3 Analisi e Sintesi

Reti Logiche A Prova di giovedì 3 febbraio 2005

Minimizzazione degli stati di reti sequenziali asincrone (RSA) / sincrone (RSS)

FONDAMENTI DI INFORMATICA Lezione n. 7. Esercizi di progetto di circuiti sequenziali

Domande di Reti Logiche compito dell 11/1/2016

Circuiti Sequenziali & Somma FP

Domande di Reti Logiche compito del 6/6/2017

Capitolo 3. Modelli. Macchine combinatorie Macchine sequenziali asincrone sincrone

Capitolo 6. Reti asincrone. 6.1 Elaborazione asincrona. Reti sequenziali asincrone (struttura) Reti sequenziali asincrone (comportamento)

Reti Logiche (Nettuno) Test di autovalutazione del 19/5/94

Esercizio 1 S 3 S 1 S 2

SCHEDA N D05_02A Data: 28/01/2005. ESERCIZIO N 2 7 punti. ESERCIZIO N 3 6 punti. ESERCIZIO N 4 7 punti. ESERCIZIO N 1 8 punti.

Automa a Stati Finiti (ASF)

Esercizi Logica Digitale,Circuiti e Bus

Progettazione diretta. Reti Logiche T Ingegneria Informatica

I Bistabili. Maurizio Palesi. Maurizio Palesi 1

Calcolatori Elettronici T. Complementi ed Esercizi di Reti Logiche

COMPITO A Esercizio 1 (13 punti) Dato il seguente automa:

Esercizio 1. Esercizio 1. Esercitazioni su circuiti sequenziali. Esercizio 1. Mimimizzazione. Macchina a stati finiti di Moore F* = A~S + F~S

FSM: Macchine a Stati Finiti

Esercizio 1. L uscita può cambiare valore solo ai fronti di discesa di A e C, evidenziati nel grafico.

Elementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà:

Problema 1. In un sistema di comunicazione digitale vengono trasferiti messaggi costituiti da al più N max. ) con un ulteriore bit (b k

Soluzione Mappa di karnaugh BC Soluzione Mappa di karnaugh BC

Macchine Sequenziali

ANALISI E PROGETTO DI CIRCUITI SEQUENZIALI

Calcolatori Elettronici

Prefazione del Prof. Filippo Sorbello... VII. Prefazione del Prof. Mauro Olivieri... Prefazione degli autori...

Macchine sequenziali. Automa a Stati Finiti (ASF)

Reti Logiche A Appello del 9 luglio 2009

Tutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata. Corso di Laurea in Ingegneria Elettronica

Reti sequenziali. Nord

Esercizi vari con soluzione

LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 6. Prof. Rosario Cerbone

UNIVERSITÀ DEGLI STUDI DI PARMA FACOLTÀ DI INGEGNERIA Corso di Reti Logiche A

Gateway KNX/DALI 64/16 - da guida DIN GW Manuale Tecnico

Sintesi di Reti sequenziali Sincrone

COMPITO A. Esercizio 1 (17 punti)

Fondamenti di informatica II 1. Sintesi di reti logiche sequenziali

Secondo esonero di Architetture degli Elaboratori I Canale P-Z 22 Gennaio 2007

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. 27 Febbraio 2001

Laboratorio di Architettura degli Elaboratori A.A. 2014/15 Circuiti Logici

Somma 3-bit. somma 3-bit con I/O sequenziale. somma 3-bit con I/O sequenziale. Osservazione

Sintesi di Reti Sequenziali Sincrone

05EKL-Progetto di Circuiti Digitali. Richiami di Reti Logiche

Università di Roma La Sapienza, Facoltà di Ingegneria Laurea Specialistica in Ingegneria Informatica, a.a Reti Logiche

Calcolatori Elettronici A a.a. 2008/2009

Introduzione. Sintesi Sequenziale Sincrona. Modello del circuito sequenziale. Progetto e strumenti. Il modello di un circuito sincrono può essere

I Indice. Prefazione. Capitolo 1 Introduzione 1

APPUNTI DI ELETTRONICA DIGITALE

Esame di Architettura degli Elaboratori I Canali E-O e P-Z 10 Settembre 2002

Esercizio 1. Sintesi ottima SP e NAND

Livello logico digitale

Metronomo. Progettare l hardware del metronomo, utilizzando come base dei tempi un modulo generatore di clock a 10 MHz. Fig. 1. Fig. 2.

Fondamenti di Informatica B. Fondamenti di Informatica B. Riepilogo teorico. I passi del progetto. Progetto di circuiti sequenziali. Esercitazione n.

Circuiti sequenziali

Transcript:

ESERCIZIO N. - PAGINA Si desidera progettare la macchina sequenziale asincrona M che genera il segnale ACK, avendo come ingressi i segnali R ed R2. Si assuma che i segnali R ed R2 non cambino mai contemporaneamente. L uscita ACK di M deve assumere valore non appena R= o R2= e mantenerlo. L uscita ACK deve assumere valore se R ed R2 hanno valore e hanno assunto valore lo stesso numero di volte. Si assuma che R ed R2 passino da a una sola volta tra due attivazioni successive di ACK. R R2 M ACK DOMANDA N. (PUNTI ) Date le seguenti forme d onda indicare il valore dell uscita ACK R R2 ACK DOMANDA N.2 (PUNTI 3) Completare il grafo degli stati. RR2,ACK,,, B, C,- A,- D,,-, F, E,

ESERCIZIO N. - PAGINA 2 DOMANDA N.3 (PUNTI 2) Tracciare la tabella di flusso e individuare le coppie di stati equivalenti S A - B, - A, F, - B D, B, C, - C - - C, D, D D, D, A, - D, E - D, E, - F D, - E, F, S*, ACK Coppie di stati equivalenti: {B,C}, {E,F} DOMANDA N.4 (PUNTI 2) Individuare una codifica degli stati priva di corse critiche e tracciare la corrispondente tabella delle transizioni. S y3y2y y2y3 A -, -,, - y B,,, - A D E F - - - - B C - - F, -,, S D,,, -, C, -,, - - - - E,,, - Y3 Y2 Y, ACK DOMANDA N.5 (PUNTI 3) Si ricavi l espressione minima a NAND di Y3 che garantisca l eliminazione a priori delle alee statiche. y3y2y - - - - - - - - - - - - - - Y3 Y3 = (y3 R2 ) (y3 R ) (y3 y) (y R2 R) (R2 R ) (y2 y )

ESERCIZIO N. 2 - PAGINA Si desidera progettare un dispositivo in grado di regolare accensione/spegnimento e intensità luminosa di una lampada da tavolo mediante una rete sequenziale sincrona RSS dotata di un segnale di clock CK con frequenza 2 Hz. Il funzionamento della lampada è regolato un unico pulsante P. La RSS si compone di due reti RSS e RSS2 come indicato nella figura seguente. P CK RSS ON/OFF# INC RSS2 RSS Q3 Q2 Q Q La RSS ha un ingresso P e due uscite ON/OFF# e INC: il segnale ON/OFF# indica se la lampada deve essere accesa o spenta mentre il segnale INC, ingresso della rete RSS2, indica se deve essere incrementata (INC=) l intensità luminosa attualmente impostata o se deve essere mantenuta al valore precedentemente impostato (INC=). Il livello di intensità luminosa è codificato con 4 bit ( minima e massima) e può essere al più incrementato di una unità per ogni ciclo di clock. Nel caso la sequenza di valori assunti dall ingresso P sia --: se la lampada è accesa deve essere spenta se la lampada è spenta deve essere accesa al valore di intensità luminosa che era stata impostata prima dello spegnimento Nel caso P sia rilevato al valore logico per due o più intervalli consecutivi: se la lampada è spenta deve essere accesa in corrispondenza del primo fronte di salita del clock per cui risulta P= e dal successivo fronte di salita del clock deve essere asserito il segnale INC fino a che non viene rilevato nuovamente P= se la lampada è accesa deve rimanere accesa e deve essere asserito, dal secondo fronte di salita del clock per cui P=, il segnale INC fino a che non viene rilevato P=

DOMANDA N. (PUNTI 4) Utilizzando il modello di Moore, individuare il grafo a 6 stati e tracciare la corrispondente tabella di flusso della rete RSS. A, B, E, D, C, F, S n P ON/ OFF# INC A A B B C E C C D D A F E C E F C F DOMANDA N. 2 (PUNTI 2) Indicare eventuali stati equivalenti: ε = {E,F} DOMANDA N.3 (PUNTI ) Tracciare la tabella delle transizioni dell automa in forma minima. OFF# S n y3 n y2 n y n P ON/ INC A B C D ε - - - - - - - - - - - - - - - - - - - - - - - - y3 n+ y2 n+ y n+ S n+

DOMANDA N.4 (PUNTI 3) Completare le mappe di Karnaugh relative alle variabili di stato Y e Y2 e scrivere le espressioni minime SP per le due variabili di stato considerate evidenziando nelle mappe i RR. y2 y2 P y P y y3 y3 - - - - - - - - - - - - y n+ y2 n+ y n+ = P y3# y2# y# + P# y3 + P# y + P# y2 y2 n+ = P# y3 + P# y + y2 y DOMANDA N.5 (PUNTI ) Utilizzando la rete mostrata sotto progettare RSS2 nell ipotesi che il conteggio riprenda da una volta raggiunto il valore massimo di conteggio. INC CK EN U/D# X6 Q3 Q2 Q Q