Page 1. SisElnF2 1/7/2003 MZ 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E

Dimensione: px
Iniziare la visualizzazioe della pagina:

Download "Page 1. SisElnF2 1/7/2003 MZ 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E"

Transcript

1 iselnf2 1/7/2003 Ingegneria dell Informazione Modulo ITEMI EETTONICI E CICUITI COMBINATOI E EUENZIAI E2 Circuti sequenziali» Porte logiche combinatorie elementari» Modello interruttore-resistenza» Circuiti sequenziali base» Flip-Flop, egistri, contatotori» Macchine a stati finiti 1/7/ iselne2 - MZ Obiettivi del gruppo di lezioni E Circuiti combinatori» Cosa sono e come si realizzano semplici circuiti combinatori» Analisi del comportamento dei circuiti combinatori con il modello resistenza-interruttore» erivazione di semplici funzioni logiche Circuiti sequenziali» Come si realizza un circuito digitale con memoria» Esempi di flip-flop e registri» Comportamento dinamico dei flip-flop» Esempi di circuiti sequenziali: registri, contatori, shift» Analisi di macchine a stati finiti (FM) Trend tecnologico e famiglie logiche» Evoluzione della tecnologia e famiglie logiche 1/7/ iselne2 - MZ Obiettivi di questa lezione (E2)» erivazione del flip-flop a partire dai blocchi base combinatori» Analisi dei ritardi del e temporizzazione» erivazione di flip-flop sensibili al fronte» Flip-flop di tipo : funzionamento, ritardi e segnali asincroni» iferimenti allo Jaeger: 9.2 (inizio), 9.8 1/7/ iselne2 - MZ Page 1 MZ 1

2 iselnf2 1/7/2003 CICUITI EUENZIAI TUTTI I CICUITI COMBINATOI FONICONO UN UCITA CE È FUNZIONE OO EGI INGEI APPICATI A ITANTE t OUT (t) = f( IN1(t), IN2(t),...,INm(t)) PE POTE MEMOIZZAE INFOMAZIONE NE TEMPO I EVONO COTUIE CICUITI IN GAO I ICOAE UN INGOO BIT I CICUITI IN CUI E UCITE ONO FUNZIONI NON OO EGI INGEI MA ANCE EA TOIA PECEENTE I CIAMANO CICUITI EUENZIAI OUT (t) = f( IN1(t), IN2(t),...,INm(t), OUT ( t - τ ) ) 1/7/ iselne2 - MZ CICUITI EUENZIAI - I CICUITI IN GAO I MEMOIZZAE UN BIT FUTTANO A EAZIONE POITIVA: n PECOENO ANEO NO2 n NO1 I A UNA OPPIA INVEIONE I FAE! EAZIONE POITIVA 1/7/ iselne2 - MZ CICUITI EUENZIAI FUNZIONAMENTO E FF - FIP- FOP n = = n = UAUNUE IA I VAOE I n! n = UINI A CONFIGUAZIONE =, = FOZA = E n= 1/7/ iselne2 - MZ Page 2 MZ 2

3 iselnf2 1/7/2003 CICUITI EUENZIAI FUNZIONAMENTO E FF - FIP- FOP n = = n n = UAUNUE IA I VAOE I! = UINI A CONFIGUAZIONE =, = FOZA = E n= 1/7/ iselne2 - MZ CICUITI EUENZIAI FUNZIONAMENTO E FF - (T-1) n = = n(t-1) -1 n-1 n E UCITE IPENONO OO AI VAOI PECEENTI I E n. E NE PAATO I ONO VEIFICATI OO I UE CAI PECEENTI ( =, = )! E n ONO EMPE COMPEMENTAI! I MANTIENE UTIMO VAOE GAZIE AA EAZIONE POITIVA UINI A CONFIGUAZIONE =, = MANTIENE IN MEMOIA E n 1/7/ iselne2 - MZ CICUITI EUENZIAI FUNZIONAMENTO E FF - n = = -1 n-1 n E UCITE EI UE NO ONO EMPE!!!!!!!! NON È PIÙ VEO CE = not (n)!!!!!! A CONFIGUAZIONE =, = CE VIOA A COMPEMENTAIETÀ EE UE UCITE NON A UEEMO MAI E A CIAMEEMO CONFIGUAZIONE VIETATA (TATO POIBITO) 1/7/ iselne2 - MZ Page 3 MZ 3

4 iselnf2 1/7/2003 CICUITI EUENZIAI FUNZIONAMENTO E FF - n CONCUIONI: UN FIP-FOP PUÒ I FOZAE UCITA A, A OPPUE I ACIAA INATEATA (TATO I MEMOIA); UCITA n AUME I VAOE COMPEMENTATO I.! PUÒ UINI MEMOIZZAE UN BIT... MA... NON I EVE MAI UAE O TATO POIBITO (=,=) EGI INGEI!!!!!! 1/7/ iselne2 - MZ n -1 n-1 CICUITI EUENZIAI FUNZIONAMENTO E FF - n n -1 n -1! INGEO I CIAMA ET (E FOZA UCITA A );! INGEO I CIAMA EET (E FOZA UCITA A )! UETO FIP FOP I CIAMA ANCE FIP FOP ET - EET 1/7/ iselne2 - MZ CICUITI EUENZIAI FUNZIONAMENTO E FF - APPICIAMO E EGGI I E MOGAN: n n n n 1/7/ iselne2 - MZ Page 4 MZ 4

5 iselnf2 1/7/2003 CICUITI EUENZIAI FUNZIONAMENTO E FF - n n 1/7/ iselne2 - MZ CICUITI EUENZIAI FUNZIONAMENTO E FF - n n -1 n-1 UN FIP FOP I PUÒ FAE ANCE CON POTE NAN; I EGNAI E ONO PEÒ ATTIVI BAI (= ). A CONFIGUAZIONE I MEMOIA È MENTE A CONFIGUAZIONE POIBITA È 1/7/ iselne2 - MZ TEMPITICA E FF - n n ET EET POIBITO = n =!!!! 1/7/ iselne2 - MZ Page 5 MZ 5

6 iselnf2 1/7/2003 IA 1 I ITAO I E 2 I ITAO I TEMPITICA E FF - 1 n 2 n T2 T1 T3 T4 T1 = 1 ; T2 = T3 =? T4 =? UAE È A UATA MINIMA E IMPUO U o? 1/7/ iselne2 - MZ EEMPIO: CICUITO EBOUNCING Val UANO I EVIATOE COMMUTA, I CONTATTO OCIA PIÙ VOTE ANO OIGINE A TANIZIONI MUTIPE Gnd A OUT A B B OUT Val I FF- EVITA CE UCITA OUT COMMUTI PIÙ VOTE 1/7/ iselne2 - MZ CICUITI AINCONI vs. INCONI I FF- ENTE GI INGEI IN UAIAI ITANTE E È IN GAO I COMMUTAE E UCITE IN UAUNUE MOMENTO (CICUITO AINCONO) MOTO PEO È PIÙ UTIE AVEE CICUITI I MEMOIA CE ENTANO GI INGEI (E FACCIANO VAIAE E UCITE) OO IN CONCOMITANZA I UN EGNAE I INCONIZZAZIONE O CO (CICUITO INCONO) EEMPIO I FF- CON I CO: I FF ENTE GI INGEI OO UANO = 1/7/ iselne2 - MZ Page 6 MZ 6

7 iselnf2 1/7/2003 CICUITI INCONI - ATC IN EATÀ I FF- ENTE GI INGEI PE TUTTO I TEMPO IN CUI = I CICUITO I CIAMA ATC E FUNZIONA IN UE MOI: =! UCITA È EGATA AGI INGEI (TANPAENT MOE) =! UCITA NON COMMUTA (ATCE MOE) I EGNAE I OITO I CIAMA ATC ENABE (E) 1/7/ iselne2 - MZ CICUITI INCONI MATE-AVE MATE AVE! I PIMO (MATE) È ATTIVO UANO =, MENTE I ECONO (AVE) È IN MEMOIA! U FONTE I ICEA I I FF MATE PAA IN MEMOIA E O AVE IVENTA TAPAENTE, POTANO IN UCITA I VAOE MEMOIZZATO IN UE ITANTE U MATE! È UN FF I TIPO NEGATIVE EGE - TIGGEE 1/7/ iselne2 - MZ CICUITI INCONI INCONIZZAZIONI A PUNTO I VITA EA INCONIZZAZIONE EITONO TE TIPI I FF: ATC POITIVE-EGE-TIGGEE NEGATIVE-EGE-TIGGEE E ATC UCITA CAMBIA UANTE A FAE TAPAENTE (E = ) ENIBIE A FONTE UCITA CAMBIA U FONTE E CO 1/7/ iselne2 - MZ Page 7 MZ 7

8 iselnf2 1/7/2003 FIP FOP FIP FOP MATE AVE n 1/7/ iselne2 - MZ FIP FOP I FIP FOP I OTTIENE COEGANO INGEO A ET E I UO VAOE NEGATO A EET. IN TA MOO I FF- AVOA OO CON UE CONFIGUAZIONI I INGEO CE FOZANO UCITA A IVEO OPPUE A IVEO n n - / -1 n -1 1/7/ iselne2 - MZ FIP FOP INGEI AINCONI PEO A FF I TIPO I AGGIUNGONO UE INGEI AINCONI PE POTE FOZAE UCITA IN UAUNUE MOMENTO:! ET FOZA = IN MOO AINCONO! EET FOZA = IN MOO AINCONO n NON I EVE MAI FOZAE e CONTEMPOANEAMENTE!!!!!! 1/7/ iselne2 - MZ Page 8 MZ 8

9 iselnf2 1/7/2003 FIP FOP JK I FIP FOP JK A UE INGEI I ATO (J, K) E PEMETTE I FAE PIÙ OPEAZIONI U UCITA J K n J K -1 n n -1 JK= FA COMPEMENTAE UCITA A OGNI COPO I CO -1 n -1 1/7/ iselne2 - MZ EECIZIO: FIP FOP JK COME I PUÒ EAIZZAE UN FF- JK PATENO A UN FF-? J K n -1 n -1 J K n n -1 n -1 1/7/ iselne2 - MZ TEMPITICA E FIP FOP ATO UN FIP FOP (A EEMPIO I TIPO ) I EFINICONO IVEI ITAI TA GI INGEI I CO E AINCONI E E UCITE:! ;! n ;! ;! n ;! ;! n n 1/7/ iselne2 - MZ Page 9 MZ 9

10 iselnf2 1/7/2003 TEMPITICA E FIP FOP TEMPO I ET-UP E O ATO UN FIP FOP I TIPO I ICE CE U FONTE I AITA E CO I CAMPIONA INGEO CE VIENE MEMOIZZATO IN UCITA... MA COA UCCEE E CAMBIA POPIO U FONTE E CO? n UCITA NON VAIA COME PEVITO; PUÒ OCIAE ANCE PE UNGO TEMPO!!!!!!! 1/7/ iselne2 - MZ TEMPITICA E FIP FOP TEMPO I ET-UP E O I CAMPIONAMENTO E ATO È COME FAE UNA FOTO; E I OGGETTO I MUOVE MENTE I CATTA A FOTO IMANE MOA... COME PE E FOTO È NECEAIO CE NON CAMBI UANTE I FONTE E CO: Tsu = TEMPO (I ET-UP ) PIMA E FONTE IN CUI NON EVE VAIAE Th = TEMPO (I O) OPO I FONTE IN CUI NON EVE VAIAE Tsu Th 1/7/ iselne2 - MZ Page 10 MZ 10

SisElnF2 17/12/2002. E CIRCUITI COMBINATORI E SEQUENZIALI E2 Circuti sequenziali

SisElnF2 17/12/2002. E CIRCUITI COMBINATORI E SEQUENZIALI E2 Circuti sequenziali iselnf2 17/12/2002 Ingegneria dell Informazione Modulo ITEMI EETTONICI E CICUITI COMBINATOI E EUENZIAI E2 Circuti sequenziali» Porte logiche combinatorie elementari» Modello interruttore-resistenza» Circuiti

Dettagli

SisElnF2 17/12/2002. E CIRCUITI COMBINATORI E SEQUENZIALI E2 Circuti sequenziali

SisElnF2 17/12/2002. E CIRCUITI COMBINATORI E SEQUENZIALI E2 Circuti sequenziali iselnf2 17/12/2002 Ingegneria dell Informazione Modulo ITEMI EETTONICI E CICUITI COMBINATOI E EUENZIAI E2 Circuti sequenziali» Porte logiche combinatorie elementari» Modello interruttore-resistenza» Circuiti

Dettagli

SisElnF2 12/21/01. F CIRCUITI COMBINATORI E SEQUENZIALI F2 Circuti sequenziali

SisElnF2 12/21/01. F CIRCUITI COMBINATORI E SEQUENZIALI F2 Circuti sequenziali iselnf2 2/2/ Ingegneria dell Informazione Modulo ITEMI ELETTONICI F CICUITI COMBINATOI E EUENZIALI F2 Circuti sequenziali» Porte logiche combinatorie elementari» Modello interruttore-resistenza» Circuiti

Dettagli

SISTEMI ELETTRONICI. SisElnE2 20/03/ DDC/MZ 1. Ingegneria dell Informazione. Obiettivi del gruppo di lezioni E. Modulo

SISTEMI ELETTRONICI. SisElnE2 20/03/ DDC/MZ 1. Ingegneria dell Informazione. Obiettivi del gruppo di lezioni E. Modulo iselne2 2/3/27 Ingegneria dell Informazione Obiettivi del gruppo di lezioni E Modulo ITEMI EETTONICI E - CICUITI OGICI E2 - Elementi di memoria e Flip-Flop - Flip-Flop base - Esempi di flip-flop e registri

Dettagli

SisElnE2bis 1/10/2003. E - LUCIDI COMPLEMENTARI SEDE DI IVREA - AA E2 - Elementi di memoria e Flip-Flop

SisElnE2bis 1/10/2003. E - LUCIDI COMPLEMENTARI SEDE DI IVREA - AA E2 - Elementi di memoria e Flip-Flop iselne2bis //23 Ingegneria dell Informazione Modulo ITEMI EETTONICI E - UCIDI COMPEMENTAI EDE DI IVEA - AA 22-3 E2 - Elementi di memoria e Flip-Flop - Flip-Flop base - Esempi di flip-flop e registri -

Dettagli

Page 1. SisElnE2bis 1/7/ DDC/MZ 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E

Page 1. SisElnE2bis 1/7/ DDC/MZ 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E iselne2bis /7/24 Ingegneria dell Informazione Modulo ITEMI EETTONICI E - UCIDI COMPEMENTAI EDE DI IVEA - AA 22-3 E2 - Elementi di memoria e Flip-Flop - Flip-Flop base - Esempi di flip-flop e registri -

Dettagli

» Derivazione della porta-base sequenziale (memoria di 1 bit, FlipFlop SR ) a partire dai blocchi base combinatori

» Derivazione della porta-base sequenziale (memoria di 1 bit, FlipFlop SR ) a partire dai blocchi base combinatori E2x - Presentazione della lezione E2 1/1- Obiettivi» erivazione della porta-base sequenziale (memoria di 1 bit, FlipFlop ) a partire dai blocchi base combinatori» Analisi dei ritardi del FlipFlop e temporizzazione»

Dettagli

Page 1. SisElnF3 1/10/2003 MZ 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E

Page 1. SisElnF3 1/10/2003 MZ 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E Ingegneria dell Informazione Modulo SISTEMI EETTONICI E CICUITI COMBINATOI E SEUENZIAI E3 Circuti sequenziali complessi» Porte logiche combinatorie elementari» Modello interruttore-resistenza» Circuiti

Dettagli

SisElnF3 1/10/2003. E CIRCUITI COMBINATORI E SEQUENZIALI E3 Circuti sequenziali complessi

SisElnF3 1/10/2003. E CIRCUITI COMBINATORI E SEQUENZIALI E3 Circuti sequenziali complessi Ingegneria dell Informazione Modulo SISTEMI EETTONICI E CICUITI COMBINATOI E SEUENZIAI E3 Circuti sequenziali complessi» Porte logiche combinatorie elementari» Modello interruttore-resistenza» Circuiti

Dettagli

SisElnF1 17/12/2002. E CIRCUITI COMBINATORI E SEQUENZIALI E1 Circuiti combinatori

SisElnF1 17/12/2002. E CIRCUITI COMBINATORI E SEQUENZIALI E1 Circuiti combinatori Ingegneria dell Informazione Modulo SISTEMI ELETTRONICI E CIRCUITI COMBINATORI E SEQUENZIALI E1 Circuiti combinatori» Porte logiche combinatorie elementari» Modello interruttore-resistenza» Circuiti sequenziali

Dettagli

I circuiti sequenziali

I circuiti sequenziali Elementi di logica digitale I circuiti sequenziali I circuiti combinatori non hanno memoria. Gli output dipendono unicamente dagli input. ono necessari circuiti con memoria, che si comportano in modo diverso

Dettagli

Circuiti Combinatori. Circuiti Combinatori. Circuiti Sequenziali. Circuiti Sequenziali

Circuiti Combinatori. Circuiti Combinatori. Circuiti Sequenziali. Circuiti Sequenziali ircuiti ombinatori e equenziali Lezione n.5 n.5 I circuiti logici possono appartenere a due categorie: ircuiti ombinatori e equenziali ircuiti Ben Formati Introduzione ai ircuiti equenziali Elementi di

Dettagli

Page 1. SisElnE1bis 1/10/ DDC 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E

Page 1. SisElnE1bis 1/10/ DDC 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E Ingegneria dell Informazione Modulo SISTEMI ELETTRONICI E - LCIDI COMPLEMENTRI SEDE DI IVRE - 2002-03 E1 - Circuiti logici combinatori - porte logiche elementari - modelli R-SW e SW-SW - ritardi - consumo

Dettagli

Fondamenti di Informatica B. Fondamenti di Informatica B. Riepilogo teorico. I passi del progetto. Progetto di circuiti sequenziali. Esercitazione n.

Fondamenti di Informatica B. Fondamenti di Informatica B. Riepilogo teorico. I passi del progetto. Progetto di circuiti sequenziali. Esercitazione n. Fonamenti i Informatica B Esercitazione n.3 Fonamenti i Informatica B Esercitazione n.3 Progetto i circuiti sequenziali iagramma egli stati Costruzione elle tabelle Minimizzazione isegno el circuito Esercitazione

Dettagli

Prima prova intercorso. Lezione 10 Logica Digitale (4) Dove siamo nel corso. Un quadro della situazione

Prima prova intercorso. Lezione 10 Logica Digitale (4) Dove siamo nel corso. Un quadro della situazione Prima prova intercorso Lezione Logica Digitale (4) Vittorio carano Architettura Corso di Laurea in Informatica Università degli tudi di alerno Architettura (2324). Vi.ttorio carano Mercoledì 9 Novembre,

Dettagli

SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E. Circuiti combinatori. Circuiti sequenziali.

SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E. Circuiti combinatori. Circuiti sequenziali. Ingegneria dell Informazione Modulo SISTEMI ELETTRONICI E - LUCIDI COMPLEMENTARI SEDE DI IVREA - AA 2002-03 E1 - Circuiti logici combinatori - porte logiche elementari - modelli R-SW e SW-SW - ritardi

Dettagli

Q1 D. CK Qn CK Q1. E3x - Presentazione della lezione E3

Q1 D. CK Qn CK Q1. E3x - Presentazione della lezione E3 E3x - Presentazione della lezione E3 1/1- Obiettivi» ivisori di frequenza e contatori asincroni» Contatori sincroni» Shift register e convertitori SIPO e PISO» Concetto elementare di macchina a stati finiti

Dettagli

Circuiti Combinatori. Circuiti Combinatori. Circuiti Combinatori. Circuiti Combinatori

Circuiti Combinatori. Circuiti Combinatori. Circuiti Combinatori. Circuiti Combinatori Fondamenti di Informatica B Lezione n.5 n.5 ircuiti ombinatori e equenziali ircuiti Ben Formati Introduzione ai ircuiti equenziali Elementi di Memoria Fondamenti di Informatica B Lezione n.5 In questa

Dettagli

Page 1. ElapB3 21/09/ DDC 1 ELETTRONICA APPLICATA E MISURE. Lezione B3: circuiti sequenziali. Ingegneria dell Informazione

Page 1. ElapB3 21/09/ DDC 1 ELETTRONICA APPLICATA E MISURE. Lezione B3: circuiti sequenziali. Ingegneria dell Informazione Ingegneria dell Informazione ezione B3: circuiti sequenziali EETTRONICA APPICATA E MISURE ante E CORSO B3 CIRCUITI SEUENZIAI» Circuiti sincroni» Contatori» Altri circuiti sequenziali» Cadenza massima clock

Dettagli

Ingegneria dell Informazione SISTEMI ELETTRONICI

Ingegneria dell Informazione SISTEMI ELETTRONICI Ingegneria dell Informazione Modulo SISTEMI ELETTRONICI E - LUCIDI COMPLEMENTARI SEDE DI IVREA - AA 2002-03 E1 - Circuiti logici combinatori - porte logiche elementari - modelli R-SW e SW-SW - ritardi

Dettagli

Page 1. SisElnF3 01/12/2005 MZ 1 SISTEMI ELETTRONICI. Obiettivi del gruppo di lezioni E. Ingegneria dell Informazione. Modulo

Page 1. SisElnF3 01/12/2005 MZ 1 SISTEMI ELETTRONICI. Obiettivi del gruppo di lezioni E. Ingegneria dell Informazione. Modulo Igegeria dell Iformazioe Obiettivi del gruppo di lezioi E Modulo SISTEMI EETTONII E IUITI OMINTOI E SEUENZII E3 ircuti sequeziali complessi» Porte logiche combiatorie elemetari» Modello iterruttore-resisteza»

Dettagli

Moduli logici. Interfacciamento di dispositivi logici. Parametri statici e dinamici. Circuiti logici combinatori Circuiti logici sequenziali

Moduli logici. Interfacciamento di dispositivi logici. Parametri statici e dinamici. Circuiti logici combinatori Circuiti logici sequenziali Moduli logici Moduli logici Interfacciamento di dispositivi logici Parametri statici e dinamici Circuiti logici combinatori Circuiti logici sequenziali Esempi e misure su circuiti digitali Esempi ed esercizi

Dettagli

FONDAMENTI DI INFORMATICA Lezione n. 7. Esercizi di progetto di circuiti sequenziali

FONDAMENTI DI INFORMATICA Lezione n. 7. Esercizi di progetto di circuiti sequenziali FONDAMENTI DI INFORMATICA Lezione n. 7 Esercizi di progetto di circuiti sequenziali 1 / 17 RIEPILOGO TEORICO CIRCUITI SEQUENZIALI: le uscite dipendono non solo dagli ingressi, ma anche dallo stato interno

Dettagli

Calcolatori Elettronici Reti Sequenziali Asincrone

Calcolatori Elettronici Reti Sequenziali Asincrone Calcolatori Elettronici eti equenziali Asincrone Ing. dell Automazione A.A. 2/2 Gabriele Cecchetti eti equenziali Asincrone ommario: Circuito sequenziale e bistabile Definizione di rete sequenziale asincrona

Dettagli

Calcolatori Elettronici Lezione 4 Reti Sequenziali Asincrone

Calcolatori Elettronici Lezione 4 Reti Sequenziali Asincrone Calcolatori Elettronici Lezione 4 Reti Sequenziali Asincrone Ing. Gestionale e delle Telecomunicazioni A.A. 2007/08 Gabriele Cecchetti Reti Sequenziali Asincrone Sommario: Definizione Condizioni di pilotaggio

Dettagli

Campionamento e memoria. Sommario. Sommario. M. Favalli

Campionamento e memoria. Sommario. Sommario. M. Favalli Sommario Campionamento e memoria M. Favalli Engineering epartment in Ferrara 2 Latch di tipo 3 Sommario (ENIF) Analisiesintesideicircuitidigitali / 29 (ENIF) Analisiesintesideicircuitidigitali 2 / 29 2

Dettagli

2. Un motore sincrono da 100 hp, 440 V, cos = 0.8 ant, ha una resistenza di armatura di 0.22 ed una

2. Un motore sincrono da 100 hp, 440 V, cos = 0.8 ant, ha una resistenza di armatura di 0.22 ed una PEZ - UETÀ D OM CO D LUE MGTL in GEGE ELETTC ed EEGETC MCCHE E ZOMET ELETTC MCCHE ELETTCHE PO CTT DEL 18 FEBBO 015 1. Due tafomatoi monofae uguali (T e T B ) della potenza nominale di 5 k, con tenioni

Dettagli

Corso di Calcolatori Elettronici I Flip-flop

Corso di Calcolatori Elettronici I Flip-flop Corso di Calcolatori Elettronici I Flip-flop Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie dell Informazione Corso di Laurea in Ingegneria Informatica

Dettagli

Elettronica Digitale. 1. Sistema binario 2. Rappresentazione di numeri 3. Algebra Booleana 4. Assiomi A. Booleana 5. Porte Logiche OR AND NOT

Elettronica Digitale. 1. Sistema binario 2. Rappresentazione di numeri 3. Algebra Booleana 4. Assiomi A. Booleana 5. Porte Logiche OR AND NOT Elettronica Digitale. Sistema binario 2. Rappresentazione di numeri 3. Algebra Booleana 4. Assiomi A. Booleana 5. Porte Logiche OR AND NOT Paragrafi del Millman Cap. 6 6.- 6.4 M. De Vincenzi AA 9- Sistema

Dettagli

Elettronica dei Sistemi Digitali Registri di memoria CMOS e reti sequenziali

Elettronica dei Sistemi Digitali Registri di memoria CMOS e reti sequenziali Elettronica dei Sistemi igitali Registri di memoria CMOS e reti sequenziali Valentino Liberali ipartimento di Tecnologie dell Informazione Università di Milano, 263 Crema e-mail: liberali@dti.unimi.it

Dettagli

Circuiti Sequenziali

Circuiti Sequenziali Circuiti Sequenziali 1 Ingresso Circuito combinatorio Uscita Memoria L uscita al tempo t di un circuito sequenziale dipende dagli ingressi al tempo (t) e dall uscita al tempo (t- t ) Circuiti sequenziali

Dettagli

Il Livello Logico-Digitale. I circuiti sequenziali

Il Livello Logico-Digitale. I circuiti sequenziali Il Livello Logico-Digitale I circuiti sequenziali 22 --25 ommario Circuiti sequenziali e elementi di memoria Bistabile asincrono Temporizzazione e clock Bistabili D e sincroni Flip-flop - 2 - Circuiti

Dettagli

05EKL-Progetto di Circuiti Digitali. Richiami di Reti Logiche

05EKL-Progetto di Circuiti Digitali. Richiami di Reti Logiche 5EKL-Progetto di Circuiti Digitali Tutore: Federico Quaglio federico.quaglio@polito.it -564 44 (44) Richiami di Reti Logiche Tutoraggio # Sommario Richiami di algebra booleana Mappe di Karnaugh Coperture

Dettagli

I bistabili ed il register file

I bistabili ed il register file I bistabili ed il register file Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/32 Sommario I problemi dei latch trasparenti sincroni

Dettagli

AB=AB. Porte logiche elementari. Livello fisico. Universalità delle porte NAND. Elementi di memoria: flip-flop e registri AA= A. Porta NAND.

AB=AB. Porte logiche elementari. Livello fisico. Universalità delle porte NAND. Elementi di memoria: flip-flop e registri AA= A. Porta NAND. 1 Elementi di memoria: flip-flop e registri Porte logiche elementari CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Livello fisico

Dettagli

ELETTRONICA APPLICATA E MISURE

ELETTRONICA APPLICATA E MISURE Ingegneria dell Informazione Esercitazione Be: parte B - ELETTRONIC PPLICT E MISURE Dante DEL CORSO Be Esercizi parte B ()» Interfacciamento statico» Ritardi» Diagrammi temporali» Massima cadenza clock

Dettagli

Esercitazione del 26/03/ Soluzioni

Esercitazione del 26/03/ Soluzioni Esercitazione del 26/03/2009 - oluzioni 1. Bistabile asincrono C (detto anche R) C C ~ Tabella delle transizioni o stato prossimo: C * 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 X 1 1 1 X Configurazioni

Dettagli

Macchine Sequenziali

Macchine Sequenziali Macchine Sequenziali CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Tassonomia dei circuiti digitali Circuiti combinatori» Il valore

Dettagli

SISTEMI. impostazione SISTEMI. progettazione. Saper utilizzare modelli di circuiti combinatori

SISTEMI. impostazione SISTEMI. progettazione. Saper utilizzare modelli di circuiti combinatori E1y - Presentazione del gruppo di lezioni E 1/3- Dove siamo? A SISTEMI impostazione componenti analogici C D E componenti digitali F SISTEMI progettazione E1y - Presentazione del gruppo di lezioni E 2/3-

Dettagli

Tutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata. Corso di Laurea in Ingegneria Elettronica

Tutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata. Corso di Laurea in Ingegneria Elettronica Tutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata Corso di Laurea in Ingegneria Elettronica Mappe di Karnaugh Reti Logiche Latch e Flip-Flop Reti Sequenziali Tutorato di Calcolatori

Dettagli

ESPERIMENTAZIONI DI FISICA 3. Traccia delle lezioni di Elettronica digitale M. De Vincenzi A.A:

ESPERIMENTAZIONI DI FISICA 3. Traccia delle lezioni di Elettronica digitale M. De Vincenzi A.A: ESPERIMENTZIONI DI FISIC 3 Traccia delle lezioni di Elettronica digitale M. De Vincenzi.: 22-23 Contenuto. Sistemi elettrici a 2 livelli 2. lgebra di oole Definizione Sistemi funzionali completi Leggi

Dettagli

Flip-flop e loro applicazioni

Flip-flop e loro applicazioni Flip-flop e loro applicazioni Reti sequenziali elementari (6) L'elemento bistabile Latch o flip-flop trasparenti Temporizzazione dei flip-flop trasparenti Architettura master-slave Flip-flop non trasparenti

Dettagli

Livello logico digitale

Livello logico digitale Livello logico digitale circuiti combinatori di base e circuiti sequenziali Half Adder - Semisommatore Ingresso 2 bit, uscita 2 bit A+ B= ------ C S C=AB S=AB + AB=A B A B In Out HA A B C S S HA A C S

Dettagli

Elettronica Sistemi Digitali 09. Flip-Flop

Elettronica Sistemi Digitali 09. Flip-Flop Elettronica Sistemi igitali 09. Flip-Flop Roberto Roncella Flip-flop e loro applicazioni Reti sequenziali elementari (6) L'elemento bistabile Latch o flip-flop trasparenti Temporizzazione dei flip-flop

Dettagli

Circuiti sequenziali e latch

Circuiti sequenziali e latch Circuiti sequenziali e latch Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimento Patterson: sezioni C.7 & C.8. 1/32 Sommario

Dettagli

Misure e Sistemi Microelettronici (MSM) Sistemi

Misure e Sistemi Microelettronici (MSM) Sistemi Misure e Sistemi Microelettronici (MSM) Sistemi Prof. Stefano Bertazzoni I semestre II emisemestre dal 24-11-08 al 29-01-09 Lunedì ore 13.30 15.45 Giovedì ore 14.00 16.15 Aula 4 NE Aula 2 NE Ricevimento

Dettagli

AXO Architettura dei Calcolatori e Sistemi Operativi. reti sequenziali

AXO Architettura dei Calcolatori e Sistemi Operativi. reti sequenziali AXO Architettura dei Calcolatori e Sistemi Operativi reti sequenziali Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock Bistabili D e SR sincroni Flip-flop

Dettagli

Un quadro della situazione. Lezione 9 Logica Digitale (3) Dove siamo nel corso. Organizzazione della lezione. Dove siamo. Dove stiamo andando..

Un quadro della situazione. Lezione 9 Logica Digitale (3) Dove siamo nel corso. Organizzazione della lezione. Dove siamo. Dove stiamo andando.. Un quadro della situazione Lezione 9 Logica Digitale (3) Vittorio carano Architettura Corso di Laurea in Informatica Università degli tudi di alerno Architettura (2324). Vi.ttorio carano Input/Output Memoria

Dettagli

U IN. Condensatori. (a) Realizzato il collegamento in figura si ha: Q TOT = 2q ; C eq = C 1 + C 2 ; (b) Le cariche finali sono:

U IN. Condensatori. (a) Realizzato il collegamento in figura si ha: Q TOT = 2q ; C eq = C 1 + C 2 ; (b) Le cariche finali sono: secitazione n 5 FII PRIMNTL II (L Ing Mecc /L) (Pof Gabiele Fava) / onensatoi Due conensatoi i capacità μf e 5 μf vengono caicati sepaatamente in moo a ottenee su ciascuno i essi la caica 3 μ uccessivamente

Dettagli

Circuiti sequenziali. Gli elementi di memoria: i bistabili I registri. Circuiti sequenziali e bistabili. Bistabili: : classificazione

Circuiti sequenziali. Gli elementi di memoria: i bistabili I registri. Circuiti sequenziali e bistabili. Bistabili: : classificazione ircuiti sequenziali Gli elementi di memoria: i bistabili I registri Nei circuiti sequenziali il valore delle uscite in un determinato istante dipende sia dal valore degli ingressi in quello stesso istante

Dettagli

Esercizio 1. Utilizzare FF di tipo D (come ovvio dalla figura, sensibili al fronte di discesa del clock). Progettare il circuito con un PLA.

Esercizio 1. Utilizzare FF di tipo D (come ovvio dalla figura, sensibili al fronte di discesa del clock). Progettare il circuito con un PLA. a Esercizio 1. Sintetizzare un circuito sequenziale sincrono in base alle specifiche temporali riportate nel seguito. Il circuito riceve in input solo il segnale di temporizzazione (CK) e produce tre uscite,

Dettagli

I flip-flop ed il register file. Sommario

I flip-flop ed il register file. Sommario I flip-flop ed il register file Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento sul Patterson: Sezioni C.9 e C.11 1/35

Dettagli

Elementi di memoria. Ing. Ivan Blunno 21 aprile 2005

Elementi di memoria. Ing. Ivan Blunno 21 aprile 2005 Elementi di memoria Ing. Ivan Blunno 21 aprile 2005 1 Introduzione In questa dispensa verrà introdotta una particolare categoria di circuiti digitali: i circuiti sequenziali o circuiti con memoria. A differenza

Dettagli

CORSO DI LAUREA: Ingegneria Informatica e dell Automazione

CORSO DI LAUREA: Ingegneria Informatica e dell Automazione FACOLTA : INGEGNERIA CORSO DI LAUREA: Ingegneria Informatica e dell Automazione INSEGNAMENTO: Elettronica dei Sistemi Digitali CFU: 9 NOME DOCENTE: Mauro Ballicchia SEDE DI AFFERENZA DEL DOCENTE: Novedrate

Dettagli

SisElnE1bis 01/12/ /12/ SisElnE1bis DDC/MZ. 01/12/ SisElnE1bis DDC/MZ. 01/12/ SisElnE1bis DDC/MZ.

SisElnE1bis 01/12/ /12/ SisElnE1bis DDC/MZ. 01/12/ SisElnE1bis DDC/MZ. 01/12/ SisElnE1bis DDC/MZ. ngegneria dell nformazione Obiettivi del gruppo di lezioni E Modulo SSTEM ELETTRON E - RT LOG E1 - ircuiti logici combinatori - porte logiche elementari - modelli R-SW e SW-SW - ritardi -consumo ircuiti

Dettagli

Corso di Calcolatori Elettronici I Elementi di memoria ing. Alessandro Cilardo

Corso di Calcolatori Elettronici I Elementi di memoria ing. Alessandro Cilardo orso di alcolatori Elettronici I Elementi di memoria ing. Alessandro ilardo orso di Laurea in Ingegneria Biomedica Reti logiche con memoria In molte situazioni è necessario progettare reti logiche sequenziali,

Dettagli

SCHEDA PROGRAMMA SVOLTO CLASSE III A ELETTROTECNICA, ELETTRONICA, AUTOMAZIONE

SCHEDA PROGRAMMA SVOLTO CLASSE III A ELETTROTECNICA, ELETTRONICA, AUTOMAZIONE ISO 9001: 2015 Cert. N IT279107 Settori EA di attività Valid. 16.02.2018 15.02.2021 I S T I T U T O D I Rev. N.01 del 16.02.2018 I S T R U Z I O N E S U P E R I O R E B U C C AR I M AR C O N I Sede Buccari:

Dettagli

Laboratorio di Elettronica: Dispositivi elettronici e circuiti

Laboratorio di Elettronica: Dispositivi elettronici e circuiti Laboratorio di Elettronica: Dispositivi elettronici e circuiti Linee di trasmissione Misure su linee di trasmissione (1). Semiconduttori meccanismi di trasporto di carica nei semiconduttori giunzione PN

Dettagli

Calcolatori Elettronici B a.a. 2004/2005

Calcolatori Elettronici B a.a. 2004/2005 Calcolatori Elettronici B a.a. 2004/2005 RETI LOGICHE: RICHIAMI Massimiliano Giacomin 1 Unità funzionali Unità funzionali: Elementi di tipo combinatorio: - valori di uscita dipendono solo da valori in

Dettagli

Flip flop: tempificazione latch ed edge-triggered

Flip flop: tempificazione latch ed edge-triggered Corso di Calcolatori Elettronici I A.A. 2010-2011 Flip flop: tempificazione latch ed edge-triggered Lezione 23-26 Università degli Studi di Napoli Federico II Facoltà di Ingegneria I flip flop - 1 Generalità

Dettagli

I CONTATORI. Definizioni

I CONTATORI. Definizioni I CONTATORI Definizioni. I contatori sono dispositivi costituiti da uno o più flip-flop collegati fra loro in modo da effettuare il conteggio di impulsi applicati in ingresso. In pratica, i flip-flop,

Dettagli

Esercitazione del 03/04/ Soluzioni

Esercitazione del 03/04/ Soluzioni Esercitazione del 03/04/2008 - oluzioni 1. Bistabile asincrono (detto anche R) ~ * 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 X 1 1 1 X onfigurazioni vietate:il circuito per queste configurazioni

Dettagli

Reti logiche (2) Circuiti sequenziali

Reti logiche (2) Circuiti sequenziali Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore

Dettagli

Reti logiche (2) Circuiti sequenziali

Reti logiche (2) Circuiti sequenziali Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore

Dettagli

Unità 4: L architettura fisica del computer moderno

Unità 4: L architettura fisica del computer moderno Unità 4: L architettura fisica del computer moderno Prerequisiti calcolo proposizionale sistemi di numerazione posizionale semplici nozioni di tecnologia elettrica capacità di scrivere semplici programmi

Dettagli

(competenze digitali) CIRCUITI SEQUENZIALI

(competenze digitali) CIRCUITI SEQUENZIALI LICEO Scientifico LICEO Scientifico Tecnologico LICEO delle Scienze Umane ITIS (Meccanica, Meccatronica e Energia- Elettronica ed Elettrotecnica Informatica e Telecomunicazioni) ITIS Serale (Meccanica,

Dettagli

Circuiti sequenziali e elementi di memoria

Circuiti sequenziali e elementi di memoria Il Livello Logicoigitale I circuiti sequenziali Corso ACSO prof. Cristina SILVANO Politecnico di Milano Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock

Dettagli

Porte logiche di base. Cenni circuiti, reti combinatorie, reti sequenziali

Porte logiche di base. Cenni circuiti, reti combinatorie, reti sequenziali Porte logiche di base Cenni circuiti, reti combinatorie, reti sequenziali NOT AND A R A B R OR A R B Quindi NAND o NOR sono complete circuiti con solo porte NAND o solo porte NOR. Reti combinatorie Rete

Dettagli

UNIVERSITÀ DEGLI STUDI DI PARMA FACOLTÀ DI INGEGNERIA Corso di Reti Logiche A

UNIVERSITÀ DEGLI STUDI DI PARMA FACOLTÀ DI INGEGNERIA Corso di Reti Logiche A UNIVERSITÀ EGLI STUI I PARMA FACOLTÀ I INGEGNERIA Corso di Reti Logiche A anno accademico 2007-2008 prof. Stefano CASELLI prof. William FORNACIARI Appello dell 8 Gennaio 2008 Bozza soluzioni del 07.01.2008

Dettagli

Gli elementi di memoria: i bistabili I registri. Mariagiovanna Sami Corso di reti Logiche 8 Anno

Gli elementi di memoria: i bistabili I registri. Mariagiovanna Sami Corso di reti Logiche 8 Anno Gli elementi di memoria: i bistabili I registri Mariagiovanna Sami Corso di reti Logiche 8 Anno 2007-08 08 Circuiti sequenziali Nei circuiti sequenziali il valore delle uscite in un dato istante dipende

Dettagli

Memorie e dispositivi sequenziali

Memorie e dispositivi sequenziali Memorie e dispositivi sequenziali Fondamenti di elettronica digitale, A. Flammini, AA2014-2015 Modello, dispositivi combinatori e sequenziali Funzione logica Funzione logica F combinatoria: Può essere

Dettagli

Elementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà:

Elementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà: I circuiti elettronici capaci di memorizzare un singolo bit sono essenzialmente di due tipi: LATCH FLIP-FLOP. Elementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà:

Dettagli

Flip-flop Macchine sequenziali

Flip-flop Macchine sequenziali Flip-flop Macchine sequenziali Introduzione I circuiti digitali possono essere così classificati Circuiti combinatori Il valore delle uscite ad un determinato istante dipende unicamente dal valore degli

Dettagli

METODO DEGLI SPOSTAMENTI

METODO DEGLI SPOSTAMENTI Corso / MTODO DGLI SPOSTAMNTI.. Introuzione ee conizioni a contorno e souzione Per trovare gi spostamenti incogniti ei noi bisogna introurre nea reazione matriciae i equiibrio e conizioni a contorno, espresse

Dettagli

Capitolo 3. Modelli. 3.1 La macchina a stati finiti 3.2 La macchina combinatoria 3.3 La macchina asincrona 3.4 La macchina sincrona

Capitolo 3. Modelli. 3.1 La macchina a stati finiti 3.2 La macchina combinatoria 3.3 La macchina asincrona 3.4 La macchina sincrona Capitolo 3 Modelli 3.1 La macchina a stati finiti 3.2 La macchina combinatoria 3.3 La macchina asincrona 3.4 La macchina sincrona Il modello del blocco o scatola nera Alfabeto d ingresso Alfabeto d uscita

Dettagli

La parabola come luogo geometrico

La parabola come luogo geometrico La paabola come luogo geometico Definizioni e pime popietà Definizioni. Si chiama paabola il luogo ei punti equiistanti a un punto, etto fuoco, e a una etta etta iettice.. Il punto ella paabola che ha

Dettagli

Clock. Corso di Architettura degli Elaboratori. Architetture degli Elaboratori. Circuiti combinatori e sequenziali.

Clock. Corso di Architettura degli Elaboratori. Architetture degli Elaboratori. Circuiti combinatori e sequenziali. Corso di Architettura degli Elaboratori Il livello logico digitale: Memoria Clock: un circuito che emette una serie di impulsi con una specifica larghezza e intermittenza Tempo di ciclo di clock: intervallo

Dettagli

Clock. Corso di Architettura degli Elaboratori. Latch di tipo SR. Circuiti combinatori e sequenziali. Il livello logico digitale: Memoria

Clock. Corso di Architettura degli Elaboratori. Latch di tipo SR. Circuiti combinatori e sequenziali. Il livello logico digitale: Memoria Corso di Architettura degli Elaboratori Il livello logico digitale: Memoria Matteo Baldoni Dipartimento di Informatica Università degli Studi di Torino C.so Svizzera, 85 I-49 Torino baldoni@di.unito.it

Dettagli

PSPICE Circuiti sequenziali principali

PSPICE Circuiti sequenziali principali PSPICE Circuiti sequenziali principali Davide Piccolo Riccardo de Asmundis Elaboratori 1 Circuiti Sequenziali Tutti i circuiti visti fino ad ora erano circuiti combinatori, ossia circuiti in cui lo stato

Dettagli

Università degli Studi di Cassino

Università degli Studi di Cassino di assino orso di alcolatori Elettronici I Elementi di memoria e registri Anno Accademico 27/28 Francesco Tortorella Elementi di memoria Nella realizzazione di un sistema digitale è necessario utilizzare

Dettagli

Fondamenti di informatica II 1. Sintesi di reti logiche sequenziali

Fondamenti di informatica II 1. Sintesi di reti logiche sequenziali Titolo lezione Fondamenti di informatica II 1 Sintesi di reti logiche sequenziali Reti combinatorie e sequenziali Fondamenti di informatica II 2 Due sono le tipologie di reti logiche che studiamo Reti

Dettagli

Ministero dell Istruzione, dell Università e della Ricerca Ufficio Scolastico Regionale per la Sardegna

Ministero dell Istruzione, dell Università e della Ricerca Ufficio Scolastico Regionale per la Sardegna Ministero dell Istruzione, dell Università e della Ricerca Ufficio Scolastico Regionale per la Sardegna ISTITUTO DI ISTRUZIONE SUPERIORE BUCCARI MARCONI Indirizzi: Trasporti Marittimi / Apparati ed Impianti

Dettagli

Tutorato di Calcolatori Elettronici. Corso di laurea in Ingegneria Biomedica Elettrica, Elettronica e Informatica

Tutorato di Calcolatori Elettronici. Corso di laurea in Ingegneria Biomedica Elettrica, Elettronica e Informatica Tutorato di Ing. Roberto Casula Ing. Rita Delussu casula.roberto103@hotmail.it rita.delussu2016@gmail.com Corso di laurea in Ingegneria Biomedica Elettrica, Elettronica e Informatica Progettare un riconoscitore

Dettagli

Controllo di Azionamenti Elettrici. Lezione n 13

Controllo di Azionamenti Elettrici. Lezione n 13 Controllo di Azionamenti Elettrici Lezione n 1 Coro di Laurea in Ingegneria dell Automazione Facoltà di Ingegneria Univerità degli Studi di Palermo CTROLLO DIRETTO DI COPPIA DI AZIAMENTI C MOTORE IN CORRENTE

Dettagli

PROGRAMMA DI ELETTRONICA classe 3B a.s. 2014/15

PROGRAMMA DI ELETTRONICA classe 3B a.s. 2014/15 PROGRAMMA DI ELETTRONICA classe 3B a.s. 2014/15 Caratteristiche elettriche dei materiali Leggi di Ohm Generatori di tensione e di corrente Resistori in serie e in parallelo Partitori di tensione e di corrente

Dettagli

LOGICA SEQUENZIALE. Un blocco di logica puramente combinatoria è un. blocco con N variabili di ingresso e M variabili di uscita

LOGICA SEQUENZIALE. Un blocco di logica puramente combinatoria è un. blocco con N variabili di ingresso e M variabili di uscita LOGICA SEQUENZIALE Logica combinatoria Un blocco di logica puramente combinatoria è un blocco con N variabili di ingresso e M variabili di uscita che sono funzione (booleana) degli ingressi in un certo

Dettagli

05EKL-Progetto di Circuiti Digitali

05EKL-Progetto di Circuiti Digitali 5EKL-Progetto di Circuiti Digitali Tutore: Federico Quaglio federico.quaglio@polito.it -564 44 (44( 44) Introduzione alle Reti Logiche Sommario Richiami di algebra booleana Mappe di Karnaugh Coperture

Dettagli

Circuiti sequenziali. Circuiti sequenziali e applicazioni

Circuiti sequenziali. Circuiti sequenziali e applicazioni Circuiti sequenziali Circuiti sequenziali e applicazioni Circuiti sequenziali Prima di poter parlare delle memorie è utile dare un accenno ai circuiti sequenziali. Per circuiti sequenziali intendiamo tutti

Dettagli

Principi di Ingegneria Chimica Anno Accademico Cognome Nome Matricola Firma

Principi di Ingegneria Chimica Anno Accademico Cognome Nome Matricola Firma Principi i Ingegneria Chimica Anno Accaemico 17 18 Cognome Nome Matricola Firma E mail: Problema 1. Un ottile parallelepipeo a bae quarata i lato e peore S è ee i una generazione termica volumetrica G,

Dettagli

CORSO DI LAUREA IN SCIENZE BIOLOGICHE Appello di FISICA, 10 Settembre 2010

CORSO DI LAUREA IN SCIENZE BIOLOGICHE Appello di FISICA, 10 Settembre 2010 ORSO DI LUR IN SINZ IOLOGIH ppello i FISI, Settebe Un copo i aa M 5 g poggia u un piano cabo inclinato i un angolo θ. a Deteinae il valoe el coefficiente μ i attito tatico che peette al copo i tae in euilibio;

Dettagli

Logica sequenziale: implementazione verilog

Logica sequenziale: implementazione verilog Logica sequenziale: implementazione verilog Lucidi del Corso di Elettronica igitale Modulo 11 Università di Cagliari ipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB)

Dettagli

Sommario. Modellizzazione Sintassi Classi di Oggetti Tipi di Dati e Operatori Package e Librerie Processi Esempi di codice VHDL VHDL Testbenches

Sommario. Modellizzazione Sintassi Classi di Oggetti Tipi di Dati e Operatori Package e Librerie Processi Esempi di codice VHDL VHDL Testbenches Fondamenti di VHDL Sommario VHDL: premessa e introduzione Modellizzazione Sintassi Classi di Oggetti Tipi di Dati e Operatori Package e Librerie Processi Esempi di codice VHDL VHDL Testbenches Premessa

Dettagli

Reti Logiche A II Prova - 2 marzo 2009

Reti Logiche A II Prova - 2 marzo 2009 Politecnico di Milano Dipartimento di Elettronica e Informazione prof.ssa Anna Antola prof. Fabrizio Ferrandi Reti Logiche A II Prova - 2 marzo 2009 Matricola prof.ssa Cristiana Bolchini Cognome Nome Istruzioni

Dettagli

Lezione mecc n.13 pag 1

Lezione mecc n.13 pag 1 Lezione mecc n.3 pag Agomenti di questa lezione Intoduzione alla dinamica dei sistemi Definizione di cento di massa Foze estene ed intene ad un sistema Quantità di moto e sue vaiazioni (pima equazione

Dettagli

MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI

MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI C A L C O L A T O R I 4 Maggio 20 E L E T T R O N I C I MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI IMPORTANTE: Leggere

Dettagli

Contatore asincrono esadecimale

Contatore asincrono esadecimale Contatore asincrono esadecimale Il contatore asincrono è un circuito composto da un generatore di onde quadre (clock), quattro Flip Flop JK con Preset e Clear attivi a fronte logico basso. Preset, J e

Dettagli

Funzioni, espressioni e schemi logici

Funzioni, espressioni e schemi logici Funzioni, espressioni e schemi logici Il modello strutturale delle reti logiche Configurazioni di n bit che codificano i simboli di un insieme I i i n F: I S U u u m Configurazioni di m bit che codificano

Dettagli