Semicustom Design Flow

Transcript

1 Semicustom Design Flow 1 System specification Design Iteration Pre-Layout Simulation Post-Layout Simulation RTL (HDL es: VHDL) Logic Synthesis Floorplanning Placement Libreria di celle Circuit Extraction Routing Tape-out q<= a and b or c; 2 Sintesi logica Simulazione logica post-sintesi (prelayout) Verifica funzionale e stima delle prestazioni (Tp, P, A) Simulazione logica post-layout Calcolo delle prestazioni (Tp, P, A) tenendo conto anche dei parassiti associati alle linee di interconessione

2 3 Libreria di celle standard Schematico Simbolo Layout e rappresentazione per programmi di Place&Route Caratterizzazione per programmi di sintesi e simulazione logica Valore numerico dei parametri che permettono di stimare Tp=Tp(C ext, T splopein ), P=P(C ext, T splopein ), Area Flusso di progetto 4 Fig. 43 della guida

3 5 Considerazioni sul disegno del Layout Standard Cells 6 minimal diffusion routing With non silicided Diffusion Rsq = 50 Ohm/sq V DD V DD With silicided diffusion Rsq = 2.7 Ohm/sq V DD In M 2 Out In Out In Out M 1 GND GND

4 Contattare le regioni n+ e p+ 7 Metal 1 n + R = R sq L/W R metal1 << R n+/p+ R sq metal 1 = 72 mo/ sq R sq n + salicided = 2.7 O/ sq R contatto = 4.5 O Per ridurre R -> w non minimo e metallo Contattare le regioni n+ e p+ 8 V1 V2 = (R metal1 ) I Metal 1 n + Rcontatto V3» V1 V4 =(R n+ ) I R = R sq L/W R metal1 << R n+/p+ R sq metal 1 = 72 mo/ sq R sq n + salicided = 2.7 O/ sq R contatto = 4.5 O

5 Contattare le regioni n+ e p+ 9 V1 V2 Metal 1 n + Rcontatto V3» V1 Rcontatto Rcontatto V4» V2 R = R sq L/W R metal1 << R n+/p+ R sq metal 1 = 72 mo/ sq R sq n + salicided = 2.7 O/ sq R contatto = 4.5 O Drain Source a gnd 10 Ids 0.375um Vg W 0.575um Rs Vs (Vgs-V T )max = (Vdd Vs(Ids) V T ) 0.4 um Ip: trascurabili le cadute sul metallo Rs» R sq n+ (0.575/3.4) = 0.5 Ohm Ids= Imax = 1.8 ma Vs = 0.9 mv << Vdd-Vt

6 Drain Source a gnd 11 Ids Vg W 0.9um Rs Vs (Vgs-V T )max = (Vdd Vs(Ids) V T ) 0.4 um Ip: trascurabili le cadute sul metallo Rs» R sq n+ (0.9/3.4) = 0.7 Ohm Ids= Imax = 1.8 ma Vs = 1.2 mv << Vdd -Vt Drain Source a gnd 12 Ids Vg W 0.9um Rs Vs 0.4 um (Vgs-V T )max = (Vdd Vs(Ids) V T ) Ip: trascurabili le cadute sul metallo e stima della Rs come Rs» R sq,n+ (w+ 0.9)/0.4 = 29 Ohm Ids= Imax = 1.8 ma Vs = 52 mv << Vdd Vt (se fosse unsiliced R sq n+ = 50 Ohm/sq e Rs» 500 Ohm e Vs» 1 V)

7 Contattare il substrato 13 Metal 1 n + n well p -Si R sq metal 1 = 57 mo/ sq R sq n + salicided= 1.5 O/ sq R contatto = 1.5 O Contattare il substrato 14 Metal 1 p + p -Si R sq metal 1 = 57 mo/ sq R sq p + = 1.5 O/ sq R contatto = 1.5 O

8 Delay Definitions 15 In V in 50% t t V out t phl t plh 90% Out 50% 10% t t t f t r Tp,HL Tp,LH Simulazione circuitale Simulazione logica Inverter with Load 16 Delay Tp (50%) C int C L,ext Tp,int Req C L,ext C L = C int + C L,ext C L,ext = somma C in,eq + C linea

9 CMOS Inverter Propagation Delay Simplified approach V DD V DD t phl = f(r on.c L ) 17 R p = 0.69 RonC L ln 2 = 0.69 V out V out C L C L R n V in (a) Low-to-high V in (b) High-to-low Propagation delay model (1) based on linear relationship 18 T P,int : intrinsic delay (i.e. delay with no output loading) RC : fraction of the delay caused by the output load ST r : fraction of the delay due to input slope C = SC in,eq + C linea For each input 7 parameters: T P,int,HL T P,int,LH R up R Down S S,UP S S,Down C eq,in

10 19 Propagation delay model (2) based on lookup tables T P = T P,int + T P (T s,in, C ext ) C ext = SC in,eq + C linea 20 C ext C ext T s,in Value Td T s,in Value Ts,out table 1) T p (T s,in, C ext ) table 2) T S,OUT (T s,in, C ext ) sono inoltre da calcolare T P,int C eq,in

11 Esempio: 21 definizione delle tabelle (Ts,in in ns) (Cext in pf) (ps) C ext T s,in val (ps) 160 (ff) pf 22 ns Example: INVERTER 0.13um pf ns Ts,out,fall Cext Ts,in Ts,in Tp,HL Cext

12 Esercitazione: risultato della caratterizzazione 23 24

13 25 Modelli per stimare la potenza dissipata Potenza statica P = V dd I leakage calcolare I leakage per ogni configurazione degli ingressi 26 Potenza dinamica e di corto circuito P = f CK E int + f CK V 2 dd C ext,0-1 calcolare E int = E int (C ext, T s,in ) energia assorbita in corrispondenza della transizione di ogni ingresso assumendo nullo il carico applicato

14 27 Inverter 28 pw (valore medio) pw pw pf ns pf ns

15 29 Cext Ts,in Ts,in Cext Energia assorbita a seguito della transizione degli ingressi espressa in pj in questo valore sono considerati i contributi associati alla corrente di corto circuito e agli effetti reattivi intrinseci Esercitazione: risultato della caratterizzazione 30

16 Come valutare i risultati della simulazione? 31 analisi delle caratteristiche dei transistori Manuale di processo Simulazioni confronto con la caratterizzazione dell inverter Manuale di processo: 32 caratterizzazione transistori nmos e pmos Corrente massima per unità di larghezza di canale (V DS = V GS = V DD, V BS =0) Corrente di leakage (V GS =0) Effetti reattivi del transistore MOS Resistenza per unità di quadro di conduttori realizzati in differenti materiali e resistenza di contatto

17 33 (Imax/W)nMOS = 530 ua/um pagina del manuale W = 3.4um Imax = 1.8 ma (Imax/W)nMOS= W C ox v sat (V DD -V T -V DSAT ) 34 (Imax/W)pMOS = 250 ua/um pagina del manuale W= 4.7um Imax,p = 1 ma

18 CMOS Inverter Propagation Delay Simplified approach 35 V DD t phl = C L V DD /2 I max V out I max C L I max = (Id sat /W) * W eq V in = V DD Vgs = 0 Vds = Vdd Vbs = 0 varia la temperatura I leakage = I ss exp(-v T /nv th )(1-exp(-V DD /V th ) 36

19 Caratterizzazione dell inverter 37 Vout Iin Ivdd Risultati caratterizzazione dell Inverter (durata transizione in ingresso 100 ps) 38 R,HL = 1 ps/ff R,LH = 1.5 ps/ff R NOT = 1.25 ps/ff

20 Parametri per il calcolo del Tp (durata transizione in ingresso 100 ps) Cin,not = 13 ff ps 24 ps 24 ps 21 ps 15 ps 15 ps 13 ps 13 ps Tp,int,HL = 35 ps Tp,int,LH = 54 ps R,HL = 1 ps/ff R,LH = 1.5 ps/ff g = Tp int,not R NOT C in,not = * 13 Tp int,not = 45 ps R NOT = 1.25 ps/ff»2.7 Adapted from J. Rabaey et al, Digital Integrated Circuits 2nd, 2003 Prentice Hall/Pearson a.a Stima capacità intrinseca ps 24 ps 24 ps 21 ps 15 ps 15 ps 13 ps 13 ps Tp int,not = 45 ps R NOT = 1.25 ps/ff Stima Cint assumendo Tpint= Rnot Cint Cint» 36fF

21 Tempi di salita e discesa (Ts,out) 41 Ileakage al variare della temperatura 42 I leakage = I ss exp(-v T /nv th )(1-exp(-V DD /V th )

22 Energia associata alla transizione L-H_L dell uscita 43 Progetto Buffer nel SOG 44 Tp,i = T p,int,medio,i + R i C in,i +1 = T p,int,not + f R not C in,not f = C in,i +1 C in,i F = C L C in,1 f N = F f = exp 1+ ( γ f ) Prof. G. Baccarani E.Franchi J. Rabaey R F F r f f tdo Tp,int,not tpo td1 Rnot Cin,not tpo/γ γ = tdo/td1 γ = Tp,int,not/Rnot Cin,not

23 Optimum Effective Fanout f Optimum f for given process defined by γ f = exp 1+ ( γ f ) 45 f opt = 3.6 for γ=1 f opt = 4.7 for γ=2.7 Sensibilità al fattore di dimensionamento 46

24 Come utilizzare I risultati della caratterizzazione dell inverter B V DD S p = S p,not 47 Tpint»2 Tpint,not A S n = S n,not Rup» Rup,not Rdown» 2 Rdown,not V DD Tpint»2 Tpint,not B A S p = S p,not Rup» 2 Rup,not Rdown» Rdown,not A S n = S n,not Come utilizzare I risultati della caratterizzazione dell inverter. Se raddoppiano i fattori di forma di tutti A tutti I transistori Tpint» Tpint,not Rup» Rup,not/2 Rdown» Rdown,not B V DD V DD S p = 2 S p,not S n = 2 S n,not 48 B S p = 2 S p,not Tpint» Tpint,not A Rup» Rup,not Rdown» Rdown,not /2 A S n = 2 S n,not

25 Transizione degli ingressi che rende massimo il tempo di propagazione è sempre quella a cui corrisponde la carica/scarica dei nodi interni oltre che del nodo di uscita è quella in cui l ingresso che varia è applicato al transistore con il source a gnd (o Vdd) critical path critical path 49 In 3 1 In 2 1 In M3 0 1 charged C L In 1 M3 charged C L M2 C 2 charged In 2 1 M2 C2 discharged In M1 charged 3 1 M1 C discharged 1 C 1 delay determined by time to discharge C L, C 1 and C 2 delay determined by time to discharge C L Att: nel SOG non è sempre vero che Tpint si mantiene costante! (pag( pag. 69) 50