Algebra di Boole e circuiti dalle funzioni logiche ai circuiti digitali

Transcript

1 rchitetture dei calcolatori e delle reti lgebra di oole e circuiti dalle funzioni logiche ai circuiti digitali. orghese, F. Pedersini Dip. Informatica Università degli Studi di Milano L 3 1 lgebra di oole George oole, 1854: n Investigation of the Laws of Thought on which to found the Mathematical Theories of Logic and Probabilities lgebra ooleana! Variabili binarie: FLSE(=0); TRUE(=1)! Operatori logici sulle variabili: NOT, ND, OR! pplicazioni: " nalisi dei circuiti digitali Descrizione del funzionamento in modo economico. " Sintesi (progettazione) dei circuiti digitali Data una certa funzione logica, svilupparne una implementazione efficiente. L 3 2

2 Operatore NOT! Operazione logica di negazione " Se è vera, NOT() è falsa Y = NOT =! Operazione definita dalla tabella della verità " Funzione definita per tutte le combinazioni di variabili Tabella della verità Y Negazione logica ( Inverter ) Y L 3 3 Operatore ND! Operazione di prodotto logico " Solo se sia che sono veri, ND è vera. Y = ND = = Tabella della verità Y Prodotto logico (porta ND) Y L 3 4

3 Operatore OR! Operazione di somma logica " Se o sono veri, che OR è vera. Y = OR = + Tabella della verità Y Somma logica (porta OR) Y L 3 5 Priorità degli operatori! Priorità " In assenza di parentesi, ND ha la priorità sull OR ed il NOT su entrambi: NOT! ND! OR! Esempi: OR NDC = + C = + ( C) NOT NDC = NOT C = ( NOT ) C = C L 3 6

4 Dualità e Postulati! Principio di dualità se un espressione booleana è vera, lo è anche la sua duale il DULE di un espressione booleana si ottiene: " scambiando ND con OR (OR ND, ND OR) " scambiando TRUE (1) con FLSE (0) (0 1, 1 0)! Postulati " Le proprietà commutativa, distributiva, identità, inverso sono postulati: assunti veri per definizione. " Le altre proprietà sono teoremi dimostrabili. L 3 7 Proprietà degli operatori logici ND OR (duale) Identità 1 x = x 0 + x = x Elemento 0 0 x = x = 1 Idempotenza x x = x x + x = x Inverso x ~x = 0 x + ~ x = 1 Commutativa x y = y x x + y = y + x ssociativa (x y) z = x (y z) (x+y) + z = x + (y+z) ND rispetto a OR OR rispetto a ND Distributiva x (y + z) = x y+x z x + y z = (x+z) (x+y) I assorbimento x (x + y) = x x + x y = x II assorbimento x (~x + y) = xy x + ~x y = x + y De Morgan ( xy) = x + y ( x + y) = x y L 3 8

5 Operatore: XOR (OR esclusivo)! Operazione di mutua esclusione: Y è vera se e solo se o o sono veri, ma non entrambi Tabella della verità Porta logica XOR Y Y = XOR = Y Espresso mediante gli operatori fondamentali: = + = + Proprietà: XOR è VER quando e sono DIVERSI ( ) ( ) + L 3 9 Operatore NND! Operatore ND negato NND = NOT( ND ) Y operatore NND Y = Y L 3 10

6 Operatore NOR! Operatore OR negato NOR = NOT( OR ) operatore NOR Y = Y Y L 3 11 Porte universali Quale è il numero minimo di porte con cui è possibile implementare tutte le altre?! Con la legge di De-Morgan riusciamo a passare da 3 a 2: " con NOT e ND si ottiene OR:! E possibile usarne una sola? NOT( NOT() ND NOT() ) = OR " Sì, ad esempio la porta NND e la NOR che sono chiamate porte universali L 3 12

7 Porta Universale NOR NOT = 0 NOR = NOR OR = ( NOR ) NOR 0 ND = ( NOR 0) NOR ( NOR 0) L 3 13 Porta Universale NND NOT = 1 NND = NND ND = ( NND ) NND 1 OR = ( NND 1) NND ( NND 1) 1 not 1 or 1 1 and L 3 14

8 Funzione logica / circuito logico Funzione logica: f : n Funzione booleana di n variabili booleane " Può essere rappresentata mediante combinazione di variabili e operatori elementari (NOT,ND,OR) " Definita per tutte le 2 n combinazioni delle variabili (ingressi) Può essere rappresentata in tre diversi modi: Espressione: Y = f ( x 1, x 2,..., x n ) Circuito logico " Y: Uscita, funzione booleana di n ingressi (variabili) booleane x 1 x 2 Y Tabella di verità (Truth Table, TT) " Definizione della funzione per elenco di tutti i valori possibili delle variabili. x n L 3 15 Funzione / circuito / tab. verità Esempio: F (,,C) = + C 3 variabili: F = f (,,C) # 2 3 = 8 combinazioni possibili delle variabili Circuito logico Tabella di verità C " "not C F Data una funzione F, esistono infinite espressioni e infiniti circuiti, ma una sola tabella di verità che la rappresenta. L 3 16

9 Sintesi di circuiti combinatori Problema della sintesi (progetto) di circuiti combinatori: Come passare da: tabella di verità a: espressione logica / circuito digitale? Data la tabella di verità: C F F = 1 se e solo se: = 0 ND = 1 ND C = 0 OR = 1 ND = 1 ND C = 0 OR = 1 ND = 1 ND C = 1 L 3 17 Funzione: espressione / tabella di verità F = 1 se e solo se: = 0 ND = 1 ND C = 0 OR = 1 ND = 1 ND C = 0 OR = 1 ND = 1 ND C = 1 F =1 se e solo se: ( =1 and =1 and C =1) or ( =1 and =1 and C =1) or ( =1 and =1 and C =1) F =1 se e solo se: C =1 or C =1 or C =1 F =1 se e solo se: C + C + C =1 F = C + C + C L 3 18

10 La prima forma canonica F = + C = C + C + C C F Implicante: Prodotto delle variabili (in forma naturale o negata) per le quali la funzione vale 1 Mintermine m j : implicante che contiene tutte le n variabili della funzione (e.g. C). Prima formacanonica (SoP) : Q F = m j, Q 2 j= 1 n Prima forma canonica (SoP) di F: la somma logica dei suoi mintermini L 3 19 Somma di Prodotti Considero i MINTERMINI (casi in cui: F = 1)! MINTERMINI: prodotti di tutte le variabili, con le variabili NEGTE se nella tabella di verità sono 0, NTURLI se sono 1 Prima formacanonica (SoP) : C F Q F = m j, Q 2 j= 1 F = C + C + C n L 3 20

11 I forma canonica: dall espressione al circuito Sintesi del circuito: F = C + C + C Circuito a due stadi: 1. Stadio ND: Q porte ND a n ingressi, una per ogni mintermine 2. Stadio OR: 1 porta OR a Q ingressi L 3 21 Esercizio: funzione maggioranza Funzione logica di 3 variabili $ 3 ingressi, 1 uscita 1. Costruzione tabella di verità o espressione logica 2. Trasformazione a forma SOP 3. Eventuale semplificazione C F F(,,C) = C + C + C + C = = C + C + C + C + C + C = ( ) + C( + ) + C( + ) = = C + C = + C + C L 3 22

12 Seconda forma canonica Seconda forma canonica di F(,,C):! pproccio DULE rispetto alla I forma canonica: considero i casi in cui: F = 0 C F F = 0 se e solo se: =0 and =0 and C=0 OR =0 and =0 and C=1 OR =0 and =1 and C=1 OR =1 and =0 and C=0 OR =1 and =0 and C=1 L 3 23 Funzione: espressione / tabella di verità F = 0 se e solo se: =0 and =0 and C=0 OR =0 and =0 and C=1 OR =0 and =1 and C=1 OR =1 and =0 and C=0 OR =1 and =0 and C=1 F = 0 se e solo se: ( =1 and =1 and C =1) or ( =1 and =1 and C =1) or ( =1 and =1 and C =1) or ( =1 and =1 and C =1) or ( =1 and =1 and C =1) F = 0 se e solo se: C =1 or C =1 or C =1 or C =1 or C =1 F = 0 se e solo se: ( C + C + C + C + C ) =1 F = C + C + C + C + C L 3 24

13 Seconda Forma Canonica: POS F =C + C + C + C + C! Negando entrambi i membri ed applicando il II teorema di De Morgan si ottiene: F = F = ( + + C) ( + + C) ( + + C) ( + + C) ( + + C) In generale: W F = M i, W 2 N i=1 $ F = F = & % W i=1 M i = a b c M i II Forma Canonica PoS (Product of Sums): Prodotto delle somme rappresentanti i MXtermini ' W ) = (2 o Th. De Morgan) = M i (, M i = a + b + c i=1 L 3 25 Somma di Prodotti Costruzione della II forma canonica:! Considero i maxtermini per i quali F=0 M i = 0 " F = 0, i = 1.. N MXtermine: somma di tutte le variabili della funzione logica. C F F = = ( + + C) ( + + C) ( + + C) ( + + C) ( ) + + C L 3 26

14 Circuito 2 a forma canonica: POS Circuito a due stadi: 1. Stadio OR: W porte OR a n ingressi, una per ogni MXtermine 2. Stadio ND: 1 porta ND a W ingressi F = ( + + C) ( + + C) ( + + C) ( + + C) ( + + C) L 3 27 Forme canoniche riepilogo RIEPILOGO: I Forma Canonica! Mintermini m i : i 2 N prodotti di tutte le variabili di F.! Prendo i m i per i quali f(x,y,z)=1 e li metto in OR II Forma Canonica! Maxtermini M i : le 2 N somme di tutte le variabili di F.! Prendo tutti i M i per i quai f(x,y,z)=0 e li metto in ND (da: Mano, Kime Reti logiche Pearson) L 3 28

15 Circuiti logici spetti implementativi Le porte logiche sono realizzate nella pratica sottoforma di dispositivi elettronici. Porte logiche reali operatori logici ideali! Velocità di commutazione " La transizione (0#1, 1#0) dell uscita di una porta logica, a causa di una modifica degli ingressi, non è istantanea.! Limiti di pilotaggio di ingressi " Un uscita può essere collegata ad un numero limitato di ingressi L 3 29 Circuiti digitali Ricordando che:! Un oggetto di materiale conduttore si trova tutto allo stesso potenziale elettrico (equipotenziale)! Un generatore di tensione (batteria, alimentatore) genera una differenza di potenziale tra due conduttori detti POLI: positivo (+) e negativo ( ) Definiamo:! TENSIONE su un conduttore: differenza di potenziale tra il conduttore ed un conduttore di riferimento $ polo negativo In un circuito digitale ho 2 TENSIONI possibili per ogni conduttore:! Tensione MSSIM (potenziale del polo +) $ 1! Tensione MINIM: 0 Volt (potenziale del polo ) $ 0 1 : collegamento elettrico a + 0 : collegamento elettrico a circuito digitale 1 0 L 3 30

16 Il transistore MOSFET MOSFET: Metal-Oxide-Semiconductor Field Effect Transistor Modello di funzionamento MOSFET: collegamento tra DRIN e SOURCE comandato dalla tensione su GTE:! Tensione V GS bassa D, S isolati " MOSFET in stato di INTERDIZIONE! Tensione V GS alta D, S collegati " MOSFET in stato di STURZIONE GTE DRIN SOURCE V GS bassa V GS alta L 3 31 La tecnologia CMOS (1980 oggi)! CMOS: Complementary MOS MOSFET a coppie complementari (N-MOS + P-MOS) che lavorano in contrapposizione " Se un N-MOS conduce $ il corrispondente P-MOS è isolato e viceversa Inverter CMOS 2 15 Volt! Vantaggi tecnologia CMOS: " Tensione di alimentazione flessibile : V CC = 1 15 Volt V LOW = 0 V CC /2 V HIGH = V CC /2 V CC " Consumo bassissimo: Consuma solo nella transizione In condizioni statiche, consumo nullo! In G G 0 Volt S P-MOS D Out D N-MOS S L 3 32

17 Porte CMOS Porta NND Porta NOR L 3 33 Velocità di un circuito! Ogni circuito logico è caratterizzato da un tempo di commutazione CMMINO CRITICO: massimo numero di porte da attraversare da un qualsiasi ingresso a una qualsiasi uscita " Non si contano gli inverters (inclusi nelle porte) D E C C D t P E t P 2t P t L 3 34

18 Implementazione con porte a 2 ingressi Gli elementi costruttivi di base tipici sono porte a 2 ingressi " Porta a N ingressi N 1 porte a 2 ingressi Porta a N ingressi Cammino Critico: N-1 Ottimizzazione del cammino critico: Porta a N ingressi Cammino Critico: log 2 (N) L 3 35 Circuiti logici spetti implementativi Criteri di valutazione delle prestazioni: Semplicità (area) " numero di porte in totale Velocità (tempo di commutazione) " numero di porte attraversate Soddisfazione di altri vincoli " potenza dissipata, " facilità di debug... causa del cammino critico, un circuito più semplice è spesso (ma non sempre!) anche più veloce.! SEMPLIFICZIONE di circuiti L 3 36

19 Esempio di semplificazione algebrica F = C + C + C = = + - raccolgo : C ( ) C + C = - inverso : + =1 =1 C + C = - identità : (1 = ) = C + C - raccolgo : ( ) = C + C - II legge assorb.: ( + = + ) ( ) = + C = C + C C C C L 3 37 Riduzione a circuiti con porte a 2 ingressi O = x yzv + xyzv + xyzv + xyzv + xyzv + x yzv + xyzv + xyzv + xyzv Cammino critico = 2, N. porte = 10 Cammino critico = 11, N. porte = 35 L 3 38

20 Semplificazione! Semplificando la prima parte dell espressione logica... xyzv + xyzv = xyz( v + v) = xyz Cammino critico = 2 N. porte = 9 Cammino critico = 10 N. porte = 30 L 3 39 Ottimizzazione del cammino critico! Collegando le porte in modo ottimizzato, si riduce significativamente il cammino critico... Cammino critico = 6 N. porte = 30 L 3 40

21 Semplificazione O = xyzv + xyzv + xyzv + xyzv + xyzv + xyzv + xyzv + xyzv + xyzv ( ) + xyzv + xyz( v + v) + xzv( y + y) + xyz( v + v) = ( ) + yz = x( zv + v( z + zy) ) + yz = ( ) + yz = ( ) + yz = = xzv y + y = x zv + zv + yzv = x zv + v( z + y) = x zv + vz + vy ( ) + yz = x ( v z) + vy Cammino critico = 5 N. porte = 8 L 3 41 Semplificazione: mappe di Karnaugh Mappe di Karnaugh: tecnica di semplificazione di espressione/circuito a partire dalla tabella di verità Consideriamo una funzione di 3 variabili " Rappresentazione cubica di funzioni logiche a 3 variabili: F = f(a,b,c) " Muovendosi sugli spigoli, la configurazione di variabili cambia di un solo bit " Distanza di HMMING: d(v1, v2) = n. di bit diversi tra le sequenze Esempio : F = + C C F rappres. cubica C L 3 42

22 Semplificazione: mappe di Karnaugh Copertura: ricerca di tutti gli implicanti! Se i vertici di un lato sono entrambi 1, l implicante è indipendente dalla variabile corrispondente al lato 0 1 C F C 0 0 L 3 43 Semplificazione: mappe di Karnaugh! Rappresentazione piana della funzione: " srotolo il cubo " Codifica di Gray (codice riflesso) lungo ogni direzione indipendente da a: b~c indipendente da c: ab C C F = ab + b~c L 3 44

23 Semplificazione: mappe di Karnaugh! Per N>3 variabili, la rappresentazione diviene complessa...! Rappresentazione piana, utilizzabile per: 2 N CD F = ~a F = ab + cd + b~c~d L 3 45 Semplificazione: mappe di Karnaugh! Mappa di Karnaugh: rappresentazione piana e ciclica CD F = ab + b~c~d + ~bcd L 3 46

24 Uscite indifferenti di una funzione logica Situazione tipica in sintesi (progetto) di funzioni/circuiti logici:! Per alcune combinazioni degli ingressi, il valore assunto dall uscita è INDIFFERENTE " Simbolo: X! Come si risolve? " Si sceglie il caso che rende il circuito più semplice F X X=0 F= X=1 F= L 3 47 Esercizi Da un tema d esame: Si progetti un circuito caratterizzato da un ingresso a 4 bit rappresentante un numero binario intero senza segno, e un uscita che vale 1 se e solo se: (<4 ed è divisibile per 2) oppure (4 <8) oppure ( 8 ed è divisibile per 4). a) Determinare la tabella di verità della funzione logica di uscita; b) scrivere la funzione nella forma canonica più adatta; c) semplificarla mediante mappa di Karnaugh. Generatore di parità dispari su 3 bit: Si progetti un circuito caratterizzato da 3 ingressi (a,b,c) e da un uscita P tale che: P = 1 se e solo se il n. di 1 sugli ingressi è dispari a) Determinare la tabella di verità della funzione logica di uscita; b) semplificarla mediante mappa di Karnaugh; c) semplificarla ulteriormente, se possibile, mediante trasformazioni algebriche; d) disegnarne il corrispondente circuito digitale. L 3 48