Università degli Studi di Parma Facoltà di Ingegneria

Transcript

1 Università degli Studi di Parma Facoltà di Ingegneria Corso di Dispositivi Programmabili A - A.A. 2008_2009 Docente: Guido Matrella - guido.matrella@unipr.it Gruppo: Cozzani Federico fede.a.d.v.lerici@hotmail.it Titolo: Implementazione Softprocessor su FPGA Data: 16/12/2009 Sommario: 1. Introduzione 2. Descrizione del Progetto 3. Simulazioni 4. Conclusioni e Sviluppi Futuri CAP.1 Introduzione A cosa serve e cos è questo EDK? L EDK (Embedded Development Kit) prodotto da Xilinx è un ambiente di sviluppo che permette all utente di utilizzare oltre al vhdl, per configurare un FPGA, il codice c/c++, un linguaggio quindi ben più ad alto livello del vhdl. Quale software devo utilizzare per implementare tutto ciò?

2 Il software da utilizzare è: XPS(Xilinx Platform Studio): Il cuore dell EDK, l ambiente di sviluppo che, attraverso un interfaccia grafica piuttosto intuitiva ci fa inserire dei blocchi funzionali (IP Intellectual Property)all interno del nostro progetto. L ambiente è costituito anche da una Bash (Prompt), alle quali molte volte si deve ricorrere, per dare comandi non di uso comune o comunque con argomenti diversi da quelli lanciati direttamente sugli script. ISE (Integrated Software Environment) Xilinx lo paragona ad un ombrello sotto il quale ci devono stare tutti gli altri programmi, è un po il coordinatore di tutto, può compilare i codici in vhdl, dà una visione d insieme RTL ecc... ha piena compatibilità con tutto il pacchetto Design Suite Xilinx della stessa versione. SDK (Software Development Kit) è l ambiente di sviluppo che gestisce il codice c/c++ lo compila lo debagga lo esegue ecc. ModelSim, prodotto da mentor grafics: il simulatore, acquisisce i codici in vhdl/verilog e li va a simulare. Tutti i software devono essere della stessa versione e non si ammettono problemi di compatibilità! Se si utilizza designe suite 11.1 deve essere il tutto della stessa versione! Tranne Modelsim che ha versioni differenti, nel mio caso è stata usata la XE 6.4c scaricabile gratuitamente. Sono confuso codice c/c++ però il simulatore simula solo in vhdl o verilog... Il flusso è il seguente: XPS(contenente tutte le librerie in vhdl con i diritti d autore cioè tutti i file in vhdl a cui corrisponde il funzionamento dei blocchi funzionali che vedo sullo schematico xps) ==> XPS aggiungo il blocco funzionale nella finestra opportuna (utilizzo le librerie di mio interesse) ==> XPS metto il codice c/c++ all interno del mio microblaze (configuro il micro per il mio sistema dedicato) ==> XPS genero gli hdl files (genero tutti i file in vhdl che mi servono per tradurre il funzionamento di tutto il mio sistema che io ho scritto con funzioni macro in c/c++) ==> Modelsim e riesco a simulare avendo ovviamente importato tutte le librerie al quale si riferisce il mio sistema. Nel seguito si parlerà scrittura di codice software e hardware utilizzando la convenzione di Xilinx che intende per linguaggio hardware, il codice che definisce la struttura vera e propria

3 della configurazione, cioè la disposizione degli IP all interno del progetto; per software invece si intende il codice c inserito nel micro. Questa è una pura convenzione in quanto tutto il codice sarà poi tradotto in vhdl e scaricato nell fpga! CAP.2 Descrizione del Progetto Cosa vogliamo fare con tutto questo ambiente di sviluppo? L idea è quella di generare un progetto nel quale al centro ci sia il micro che mi memorizza sia attraverso semplici assegnazioni o attraverso strutture con puntatori, dei dati che arrivano dall esterno, successivamente si va ad utilizzare una periferica esterna(memoria_mia) che mi compie una certa operazione e mi dia il risultato. Questa operazione di decentramento del problema è importante in quanto il micro ha semplice funzione di spedire dati alle varie periferiche(che possono eseguire calcoli complessi) ovvero eseguire semplici calcoli. In questo modo si utilizza in parallelo la struttura in quanto il micro utilizzando funzioni macro mi gestisce i dati che poi sono elaborati dalle periferiche ottimizzate per eseguire le stesse operazioni. Partiamo alla generazione del progetto, lanciando XPS. Generiamo il progetto con le specifiche che vogliamo della scheda che andiamo a generare.

4 Così facendo abbiamo predisposto il nostro progetto per essere immediatamente scaricato appena finito all interno di una scheda particolare; mi viene richiesto quindi: il tipo di scheda, l architettura che voglio dare al mio progetto, frequenza del clock, periferiche che voglio utilizzare. Quindi mi connette le varie periferiche, attribuendole un indirizzo di memoria opportuno(questo indirizzo serve al micro per la gestione dei bus). Otteniamo quindi uno schematico all interno del mio progetto che consiste nell unione dei vari IP per ora tutti di proprietà xilinx connessi tra loro. Inseriamo il codice c/c++ all interno del mio softprocessor. Quindi creiamo un progetto software

5 ed all interno della voce Sources mettiamo appunto il nostro software redatto in c/c++ compilato e funzionante con SDK o qualsiasi altro compilatore. Il codice c/c++ che abbiamo inserito in questo progetto è il seguente: #include "xparameters.h" #include "stdio.h" #include "xutil.h" #include "fsl.h" #include "XGpio_l.h" //==================================================== int main (void) { Xuint32 arrivato,primo,secondo,sum; int counter; do{ do{ //prendo il Primo dato attraverso gli interruttori sulla scheda ed esco dal ciclo quando // ho schiacciato un pulsante convalidando il dato arrivato = XGpio_mGetPrimoReg (XPAR_PUSH_BUTTONS_3BIT_BASEADDR, 1); Primo = XGpio_mGetPrimoReg (XPAR_DIP_SWITCHES_8BIT_BASEADDR,1); }while(arrivato == 0); //attendo in modo che non mi venga subito rifatta la lettura ed abbia il tempo di //rinserire il dato for(counter=0; counter <= 0x1FFFFFFF; counter++) { ; } //stessa cosa di prima do{ arrivato = XGpio_mGetPrimoReg (XPAR_PUSH_BUTTONS_3BIT_BASEADDR, 1); Secondo = XGpio_mGetPrimoReg (XPAR_DIP_SWITCHES_8BIT_BASEADDR,1); }while(arrivato == 0); for(counter=0; counter <= 0x1FFFFFFF; counter++) { ; } //invia il primo dato attraverso il bus fsl sul link 0 che ho aperto sul micro putfsl(primo,0); //invia il secondo dato attraverso il bus fsl sul link 0 putfsl(secondo,0);

6 //riceve il risultato dalla periferica esterna attraverso il bus fsl sul link 0 getfsl(sum,0); }while(1); // continua sempre ad aspettare un input dall`utente return 0; }//chiude main Quì capiamo come sia utile avere un sistema edk attraverso poche funzioni diamo moltissime informazioni come memorizzare i dati (che arrivano da un piedino specifico della mia FPGA) associandoci un nome che può essere richiamato all interno del programma più volte oppure mettere dei dati su un bus per poi riceverne il risultato quando se ne ha la necessità, con una riga di comando si ottengono configurazioni del mio dispositivo piuttosto importanti e soprattutto già fatte! Infatti se ci si documenta si hanno già molte funzioni pronte all uso soprattutto nella interconnessione degli IP. dato che la mia intenzione è quella di utilizzare un acceleratore hardware per operazioni varie, le quali se realizzate con codice c/c++ sarebbero lente e bloccherebbero il sistema centrale, viene in nostro aiuto un tool di xps che è l importazione di periferiche! Quindi che succede? si connette al micro una periferica attraverso un bus, noi abbiamo utilizzato il bus fsl. vado a scegliere il tipo di bus e la capienza generato questo IP si deve porre all interno il codice VHDL che descriva il funzionamento del dispositivo. Dentro l apposita cartella C:\dispositivi\progetto_dispositivi \ \pcores\memoria_mia_v1_00_a\hdl\vhdl va inserito il codice Vhdl si deve predisporre il micro ad avere una uscita entrata per questo bus e poi connettere il tutto.

7 ovviamente il codice di interfaccia tra micro, che manda i dati e la periferica esterna che li riceve, li elabora, e rimanda indietro il risultato deve essere fatto metà(l interfaccia micro--> periferica) in c/c++ all interno del micro e metà(l interfaccia periferica-->micro, all interno della periferica stessa)in vhdl rendendo compatibili i due dispositivi e linguaggi!! configurate le porte delle periferiche e generati gli indirizzi si ottiene quindi tutto questo sistema schematicamente:

8 si vedono dunque gli interruttori attraverso la quale acquisirò i dati, una porta RS 232 che non utilizzo anche se è presente sulla scheda e quindi l ho lasciata, il processore, la ram del micro, la periferica esterna chiamata memoria_mia, tutti i bus di interconnessione con relativa legenda. Potrebbe essere venuta l ora di simulare, quindi compilare le librerie, generare i file hdl e lanciare il simulatore. CAP.3 Simulazioni Vorrei simulare, ma dato che non di possono compilare direttamente le librerie ottimizzate (il micro è di proprietà xilinx) bisogna utilizzare delle librerie pre-compilate! cosa scritta da nessuna parte! Quindi dove sono queste librerie? dentro alla directory C:\Xilinx\11.1\EDK\hw \XilinxProcessorIPLib\pcores\microblaze_v7_20_a\simmodel quindi unzippato questo file si

9 ripone la seguente cartella dentro la directory C:\modeltech_6.4c\Xilinx\vhdl\edk (operazioni che vengono effettuate con solo software free scaricato dal sito xilinx) in questo modo si riesce a non utilizzare i file direttamente del micro ed anche se non è ottimizzato, non ci interessa molto dato che la nostra simulazione è behavior e non strutturale o timing, c è da dire che è un problema che si incontra solo simulando non si incontra invece quando si compra la scheda della xilinx ed invece che simulare si scarica il bitstream all interno. Altro problema è che non trova una directory ma si fa presto a creargliela generando a mano l insieme di cartelle. A questo punto non potendo simulare i blocchi separati per motivi di permessi nello scaricare un simulatore adatto a generare dei segnali che simulino il protocollo in questione, andiamo a simulare il progetto intero. Ovviamente il simulatore ha bisogno di un file di test bench per definire gli stimoli di tutto il progetto.lanciando Modelsim compilando attraverso il tasto c simulando con s e lanciando la visualizzazione grafica w, inizialmente si ha una fase di start in cui il micro comunica e carica tutto il software necessario

10 dopo di che i nostri ingressi entrano in gioco ed avviene la memorizzazione e la relativa uscita sul link 0 fsl del micro, tutti gli altri segnali servono per capire cosa stia facendo il micro e quindi in un qualche modo eseguire un debug a mano dato che la xilinx mi dà una sorta di convertitore da numerico a funzionale. si nota appunto la somma di un ingresso 1 e 2 con risultato 3 e successivamente 2 e 5 con risultato 7 è una stupidità ma è molto importante il concetto che ci stà sotto l elaborazione ora è semplice in quanto si tratta solamente di copiare ed incollare del codice già pronto in vhdl per potenziare il sistema. CAP.4 Conclusioni e Sviluppi Futuri Difficoltà avute? Le maggiori per simulare, non essendo scritto da nessuna parte dove trovare quelle librerie pre-compilate e dove metterle, è stato necessario spulciare nei vari script, in ogni forum possibile ed alla fine l ho trovate andando a cercarle a mano aprendo cartella per cartella capendo cosa servissero! Altro problema è stato pensare che l interfaccia grafica sia tutto, in realtà di deve avere moltissima attenzione agli script che vengono lanciati automaticamente perchè sanno essere molto pericolosi, conviene sempre controllarli dato che

11 è un programma che sì, ha un interfaccia grafica ma non così elaborata, anche se lo script è lungo e di difficile comprensione leggerli sempre. Altro problema è stato quello di non poter simulare i blocchi singoli come ero di solito abituato a fare, per il problema di rifiuto, da parte di xilinx, alla mia richiesta di download di BFM. Concludendo sono riuscito, almeno nella simulazione nel mio intento, cioè ad installare il micro e ad avere una struttura su cui poter lavorare per ampliare i blocchi a piacimento, logicamente il rendimento dell acceleratore si ha tanto più l elaborazione richiesta è complessa, uno sviluppo futuro è proprio quello di ampliare software del micro ed hardware della periferica per elaborare sistemi più complessi. visione RTL diciamo ci siano parecchie connessioni però anche dalle frequenze che si possono utilizzare capiamo che possiamo sfruttare molta frequenza...

12 Download Link di interesse e Bibliografia tutorial di tutti i programmi bisogna capirli bene anche se io ti ho già dato una mano!