Igegeria dell Iformazioe Obiettivi del gruppo di lezioi E Modulo SISTEMI EETTONII E IUITI OMINTOI E SEUENZII E3 ircuiti sequeziali complessi» Porte logiche combiatorie elemetari» Modello iterruttore-resisteza» ircuiti sequeziali base» Flip-Flop, egistri, cotatori» Macchie a stati fiiti ircuiti combiatori osa soo e come si realizzao semplici circuiti combiatori omportameto dei circuiti combiatori co il modello -SW erivazioe di semplici fuzioi logiche ircuiti sequeziali Elemeti base di memoria digitale Esempi di flip-flop e registri omportameto diamico dei flip-flop egistri e cotatori Esempi di circuiti digitali complessi Macchie a stati (FSM) 3/3/28 - SisElE3-28 /M/MZ 3/3/28-2 SisElE3-28 /M/MZ oteuti di questa lezioe (E3) Segali seriali e segali paralleli egistri paralleli e egistri seriali overtitori SIPO e PISO otatori asicroi otatori sicroi Macchia a stati fiiti (FSM) iferimeti al testo I segali umerici possoo essere rappresetati e trasferiti i forma seriale o parallela N bit bit Iformazioe sequeziale (bit preseti i tempi successivi su uico filo) Iformazioe parallela (bit preseti ello stesso tempo su fili diversi) 3/3/28-3 SisElE3-28 /M/MZ 3/3/28-4 SisElE3-28 /M/MZ Trasferimeto seriale Trasferimeto parallelo I segali soo cadezati da u segale di clock O SEGNE IGITE INFOMZIONE Trasferimeto seriale: N bit co N cicli di clock bit alla volta, i u tempo N T ck I segali soo cadezati da u segale di clock O SEGNE IGITE it 3 it 2 it it Segale a più bit (4) Trasferimeto parallelo: N bit co u clock N bit cotemporaeamete, i u tempo T ck 3/3/28-5 SisElE3-28 /M/MZ 3/3/28-6 SisElE3-28 /M/MZ Page 28 /M/MZ
Vataggi e svataggi ichiami sui tipi di flip-flop oessioe Parallela veloce: più bit ello stesso tempo molte liee: maggior cosumo e costo più usata su distaze brevi» Etro circuiti itegrati, tra.i.» us PI, T, oessioe Seriale eta: u bit per volta ua sola liea: mior cosumo e costo più usata su distaze lughe e caali» Etheret, ST» aale radio I base alla modalità di sicroizzazioe o abilitazioe a livello (E) egistri latch Traspareza quado abilitati (E = ) Memoria quado bloccati (E = ) o comado sulla trasizioe () egistri master-slave Memorizzao lo stato dell igresso alla trasizioe attiva No traspareza E e possoo essere diritti o egati 3/3/28-7 SisElE3-28 /M/MZ 3/3/28-8 SisElE3-28 /M/MZ Sicroizzazioe dei FF egistri UTTO TIPI I FF: T EGE-TIGGEE POSITIVE NEGTIVE POSITIVE NEGTIVE E E T (SENSIIE IVEO) USIT MI UNTE FSE TSPENTE (E = ) EGE-TIGGE (SENSIIE FONTE) USIT MI SU FONTE E O Isieme di Flip-Flop co comadi comui lock (eset/lear) secoda del modo di clock egistri di tipo atch Edge-Triggered, Igressi (..3) 2 3 lock (edge) * * * * Uscite (..3) lear (attivo a ) 3/3/28-9 SisElE3-28 /M/MZ 3/3/28 - SisElE3-28 /M/MZ egistro parallelo Segale di comado Igresso parallelo Uscita parallela egistro PIPO Parallel I/Parallel Out Parametri: Num bit N Tipo di clock» evel (latch)» (edge, MS) ltri comadi» (lear, OE, ) 4 2 3 bilitazioe a livello a) EN b) lock a trasizioe c) d) EN 3/3/28 - SisElE3-28 /M/MZ 3/3/28-2 SisElE3-28 /M/MZ Page 2 28 /M/MZ 2
Timig di registro PIPO Shift-egister SISO atch e master-slave co stessi igressi EN / \ / \ / \ / \ / \ / T XXXXXXEEEEEEEEFFFFFFFF???EEEEEEEEFFFFFFF O / \ / \ / \ / \ / \ / T XXXXXXEEEEEEEEFFFFFFFF Isieme di Flip-Flop () i cascata ( -> + ) lock i comue (evetualmete ache eset) Il dato di igresso viee scalato etro la catea egistro SISO -> Serial I - Serial Out egistro a scalameto (Shift-egister) SEI IN SEI OUT???EEEEEEEEFF FF FF2 FF3 3/3/28-3 SisElE3-28 /M/MZ 3/3/28-4 SisElE3-28 /M/MZ Timig di registro SISO egistro a scalameto (shift) O / \ / \ / \ / \ / \ / SEIN _/ \ /??? / \ /??????????? / \ / _??????????????????? / \ O / \ / \ / \ / \ / \ / SEIN XXXXXXXXXX????????????????????????????????? Uica uscita accessibile è ( per u registro da stadi) iformazioe presetata su SEIN ( ) scorre etro il registro, di ua posizioe a ogi colpo di clock: egistro a scorrimeto, a scalameto, shift register 3/3/28-5 SisElE3-28 /M/MZ 3/3/28-6 SisElE3-28 /M/MZ Shift-egister SIPO Timig di registro SIPO egistro a scalameto (Shift-egister) isieme di Flip-Flop () collegati i cascata ( -> + ) lock i comue (evetualmete ache eset) Può covertire u dato seriale i parallelo egistro SIPO -> Serial I - Parallel Out SEI IN PE OUT 2 SEI OUT 3 O / \ / \ / \ / \ / \ / \ SEIN _/ \ /??? / \ /??????????? / \ / _??????????????????? / \ (3,2,)????????????????< >< >< >< > Tutte le uscite i soo accessibili Il dato di igresso ( ) è dispoibile i forma parallela (3 bit per volta) su <,, > 3/3/28-7 SisElE3-28 /M/MZ 3/3/28-8 SisElE3-28 /M/MZ Page 3 28 /M/MZ 3
Shift-egister PISO Permettoo di caricare i parallelo i sigoli flip-flop omado Parallel oad (P) imae l uscita seriale PE T 2 3 P SOUT SEI OUT Timig di registro PISO O / \ / \ / \ / \ / \ / \ (3,2,) < >XXXXXXXXXXXXXXXXXXXXXXXX< >XXXXXXX P / \ / \?????XXXXXXXXXXXXXXXXXXXXXXXXXX XXXXXX????? XXXXXXXXXXXXXXXXXX/????? \ XXXXXXXXXX?????_/ \ XX \ Il dato (3,2,,) viee caricato ei FF da u impulso su P E portato i forma seriale su SEOUT = (sequeza ) 3/3/28-9 SisElE3-28 /M/MZ 3/3/28-2 SisElE3-28 /M/MZ Sommario registri Shift-egister completo PIPO SIPO Igressi e uscite sia paralleli che seriali SEI IN (= ) PISO SISO PE T 2 PE OUTPUT T O 3 P SEI OUT (= ) 3/3/28-2 SisElE3-28 /M/MZ 3/3/28-22 SisElE3-28 /M/MZ ESEIZIO: SIFT EGISTE oteuti di questa lezioe (E3) EIZZE UNO SIFT EGISTE PE IN - SEI OUT (PISO) 4 IT omadi:» shift su trasizioe» O attivo, carica quado Igressi: Pi Uscite: SEOUT = Fuzioameto» Modo O: i = Pi» Modo SIFT: i = i- egistri paralleli e egistri seriali overtitori SIPO e PISO otatori asicroi otatori sicroi Macchia a stati fiiti (FSM) 3/3/28-23 SisElE3-28 /M/MZ 3/3/28-24 SisElE3-28 /M/MZ Page 4 28 /M/MZ 4
ivisore modulo 2/4 (a riporto) otatore asicroo 2 /2 / / / / / / Ogi stadio divide la frequeza di O modulo 2 M stadi: divisioe modulo 2 M I clock soo collegati a catea (ripple) I ritardi di commutazioe si accumulao Il circuito è u cotatore asicroo: le uscite commutao co ritardo differeti Sigolo FF: ritardo T pd (da a ) Uscita M : ritardo T pdm = M T pd 2 3/3/28-25 SisElE3-28 /M/MZ 3/3/28-26 SisElE3-28 /M/MZ -FF come divisore/cotatore -FF come divisore/cotatore Se, = u -FF cambia stato a ogi lock permette di realizzare cotatori asicroi Esempio: cotatore a tre stadi (:8) -FF Negative-Edge-Triggered Sequeza di stati su, 2, 3 sequeza crescete di umeri biari 2 3 4 5 6 7 8 2 itardo Tpd 3 itardo 2Tpd 2 3 MS () S () itardo 3Tpd 3/3/28-27 SisElE3-28 /M/MZ 3/3/28-28 SisElE3-28 /M/MZ otatori asicroi e sicroi Esempio di cotatore sicroo otatori asicroi lock diversi» itardi differeti sulle varie uscite» Situazioi aomale ei trasitori otatore modulo 2 N (N = 4) lock diretto su tutti i FF al terzo FF i poi tutti gli stadi soo uguali eti combiatorie di codizioameto sul clock otatori sicroi Tutti i FF ricevoo lo stesso clock Tutte le uscite commutao co lo stesso ritardo (i sicroismo) a commutazioe è codizioata dallo stato di e pilotate dagli stadi precedeti co reti combiatorie 2 3 4 3/3/28-29 SisElE3-28 /M/MZ 3/3/28-3 SisElE3-28 /M/MZ Page 5 28 /M/MZ 5
ofroto sicroo/asicroo Massima frequeza operativa - a sicroo itardi diversi Sicroo itardi uguali 2 3 2 3 a frequeza massima di fuzioameto è legata a: itardo del FF T itardo della logica combiatoria (porta N) T N Tempo di setup richiesto dal FF T SU T T N T SU 2 3 4 3/3/28-3 SisElE3-28 /M/MZ 3/3/28-32 SisElE3-28 /M/MZ Massima frequeza operativa - b ome ridurre i ritardi Per il FF 4 la logica combiatoria di igresso è ua catea di due N itardo totale: T T4 = T + T N + T N + T SU ogi ulteriore stadio aggiuge u ritardo T N Struttore a riporto (ripple) Più livelli di porte Semplici Forti ritardi itardo max 2 porte T T N T N T SU 2 3 4 Strutture dirette (look ahead) U solo livello omplesse Veloci itardo max porta 3/3/28-33 SisElE3-28 /M/MZ 3/3/28-34 SisElE3-28 /M/MZ Esercizio: otatore Sicroo Uscite del cotatore sicroo Tracciare le forme d oda alle uscita (i = per t = ) 3 2 3 4 5 6 7 8 9 2 3 4 5 6 uale Fmax per: T N = s ; T = 8 s; T SU = 3 s uale Fmax per u cotatore a 6 bit co gli stessi compoeti? ome alzare la Fmax? 4 4 4 3/3/28-35 SisElE3-28 /M/MZ 3/3/28-36 SisElE3-28 /M/MZ Page 6 28 /M/MZ 6
ONTTOE SINONO: Fmax oteuti di questa lezioe (E3) al 7 all 8 periodo di Igresso 4 da N di 3 e di 4 deve essere costruito prima del frote 8 l uscita 4 è ritardata rispetto al frote 7 di t _ + t N + t N quidi T > t _ + 2t N Per u cotatore a m bit: T > t _ + (m-2)t N + t SU egistri paralleli e egistri seriali overtitori SIPO e PISO otatori asicroi otatori sicroi Macchia a stati fiiti (FSM) 4 3/3/28-37 SisElE3-28 /M/MZ 3/3/28-38 SisElE3-28 /M/MZ Macchie a Stati Fiiti (FSM) Macchie a Stati Fiiti (FSM) a codizioe (/) degli elemeti di memoria (FF) idetifica lo stato del sistema I passaggi da stato a stato soo rappresetati co archi, codizioati da variabili itere e di igresso d ogi stato corrispode ua combiazioe delle uscite uesta rappresetazioe è u diagramma degli stati Il cotatore è u semplice esempio di FSM (Fiite State Machie). 2 bit --> 4 stati le uscite dei FF seguoo la sequeza... 3/3/28-39 SisElE3-28 /M/MZ 3/3/28-4 SisElE3-28 /M/MZ FSM per timer di ua lavatrice Stato Presete e Stato Futuro Il cotatore permette di realizzare ua uità di cotrollo semplice, ad esempio il sequeziatore di ua lavatrice Il diagramma idica che, partedo dallo stato (Stato Presete) lo stato successivo è (Stato Futuro), e così via. STTO STTO I U I U V V ENTIFUG ENTIFUG SIUG SIUG 3/3/28-4 SisElE3-28 /M/MZ 3/3/28-42 SisElE3-28 /M/MZ Page 7 28 /M/MZ 7
ete di Stato Futuro ete di Uscita ella FSM Il cotatore è cotrollato da ua rete combiatoria (ete di Stato Futuro) che determia la sua evoluzioe, e quidi la sequeza di stati della FSM Igressi: Variabili di Stato (itere) Uscite: segali di comado (attuatori, ) OUNTE ESET STTO PESENTE ETE I STTO FUTUO ESET STTO FUTUO ETE I USIT ETE I STTO FUTUO ESET OUTPUT 3/3/28-43 SisElE3-28 /M/MZ 3/3/28-44 SisElE3-28 /M/MZ avatrice: rete di uscita avatrice: rete di Stato Futuro Il cotatore attraverso ua rete combiatoria attiva le uscite che comadao gli attuatori Igressi: Variabili di Stato (itere), segali esteri Uscite: variabili itere ello stato successivo OUNTE pre valvola acqua ETE I USIT OUTPUT ESET ccede motore per lavaggio ccede motore per cetrifuga ccede aria calda cqua presete, Temperatura acqua, Sportello chiuso, Timer Stato presete ETE I STTO FUTUO ESET Motori Valvole iscaldatore Stato futuro 3/3/28-45 SisElE3-28 /M/MZ 3/3/28-46 SisElE3-28 /M/MZ Esercizio: progetto di FSM Esercizio: diagramma degli stati POGETTE UN FSM E SI OMPOTI OME UN FIP FOP UE INGESSI ( PTE I ESET) :, UE SOI STTI: (ON USIT =) E (ON USIT = ) ETE I USIT È UN SEMPIE FIO USIT E FF USIT ESET ETE I USIT ETE I STTO FUTUO OUTPUT = IVIMO I IGMM EGI STTI: l EUZIONE EO STTO FUTUO È: STTO OENTE () STTO FUTUO () = + = + 3/3/28-47 SisElE3-28 /M/MZ 3/3/28-48 SisElE3-28 /M/MZ Page 8 28 /M/MZ 8
Esercizio: FSM completa ezioe E3: domade di riepilogo I IUITO FINE È: ESET ETE I STTO FUTUO ETE I USIT OUTPUT = uati FF occorroo per realizzare u cotatore modulo 7 (sicroo e asicroo)? Tracciare lo schema di u divisore asicroo modulo 32 co - FF Nei cotatori sicroi il ritardo delle uscite dipede dal modulo di coteggio? Ua FSM ha 9 stati. uati FF occorroo per realizzarla? Si deve realizzare u divisore sicroo modulo 2. uale è la massima frequeza operativa se i FF hao ritardo di 8 s, le porte N ritardo di s, e il tempo di setup dei FF è di 3 s? E possibile realizzare uo shift register co dei FF tipo -latch (o master-slave)? 3/3/28-49 SisElE3-28 /M/MZ 3/3/28-5 SisElE3-28 /M/MZ Prossime lezioi Strutture di elaborazioe digitale Esercizi di riepilogo sulla parte digitale parametri elettrici e iterfacciameto di porte logiche» resisteze di pull-up struttura di porte /SW e SW/SW ritardi circuiti co FF di vario tipo semplici cotatori e registri Esercitazioe di laboratorio verifica del fuzioameto di circuiti sequeziali Misura di ritardi 3/3/28-5 SisElE3-28 /M/MZ Page 9 28 /M/MZ 9