Rilevazione degli errori nei sistemi digitali

Transcript

1 Facoltà di Scienze Matematiche, Fisiche e Naturali DIPARTIMENTO DI TECNOLOGIE DELL INFORMAZIONE Laurea Magistrale in Scienze e Tecnologie dell Informazione Corso di SISTEMI ELETTRONICI SICURI Rilevazione degli errori nei sistemi digitali v luglio 2007 Studenti: Luca Uberti Foppa Massimo Manara Docente del corso: Vincenzo Piuri Anno Accademico 2006/2007

2 . Quest opera è stata rilasciata sotto la licenza Creative Commons Attribuzione 2.5 Italia. Per leggere una copia della licenza visita il sito web org/licenses/by/2.5/it/ o spedisci una lettera a Creative Commons, 171 Second Street, Suite 300, San Francisco, California, 94105, USA.

3 Indice 3 Indice Sommario 7 1 Introduzione 8 2 Concetti generali 9 3 Ridondanza di informazione Codici di parità Checksum Cyclic redundancy checks Hamming distance based checks Codici aritmetici Ridondanza di componenti Duplication and Comparison Ridondanza temporale Watchdog timers e timeout

4 .

5 Elenco delle figure 5 Elenco delle figure 1 MTTF - MTTD - MTTR Sorgente, causa d errore, destinazione Parità Parità bit per byte Parità intrecciata Schema Swap and Compare A Schema Swap and Compare B Ridondanza temporale - rilevazione errori permanenti

6 6 Elenco delle tabelle Elenco delle tabelle 1 Confronto tecniche di ridondanza di informazione Confronto tecniche di ridondanza strutturale

7 Sommario 7 Sommario In molte discipline, la rilevazione degli errori e la correzione hanno una fondamentale importanza per mantenere l integrità dei dati, sia nei canali di trasmissione che nei supporti per l archiviazione di dati. Questo lavoro vuole presentare le principali tecniche di rilevazione degli errori le quali possono essere applicate sia ai canali di trasmissione che a dei supporti di archiviazione. Per ogni tecnica viene associata una scheda di valutazioni in termini di complessità circuitale, throughput, latenza.

8 8 1 Introduzione 1 Introduzione La diffusione dei mezzi di comunicazione e strumenti digitali, ha ormai pervaso il nostro lavoro e le nostre abitudini. Risulta quindi di importanza fondamentale ricevere e trasmettere dati in modo corretto, al fine di evitare errori. Già negli anni cinquanta, negli Stati Uniti, si cominciava a studiare tematiche di rilevazione e correzione degli errori. In questo scenario i soggetti coinvolti sono una sorgente e un destinatario; chi funge da sorgente, utilizza qualche tecnica di ridondanza al fine di limitare gli errori sul canale trasmissivo. Con il termine rilevazione degli errori si fa riferimento alla capacità di rilevare errori causati da interferenze esterne o altre problematiche durante la trasmissione dalla sorgente alla destinazione sulla base di qualche forma di ridondanza. Con il termine correzione degli errori si intende una funzione aggiuntiva atta a indentificare e correggere gli errori. La rilevazione precede sempre la correzione. Questo nostro lavoro si propone di presentare le principali tecniche di rilevazione degli errori nei sistemi digitali e di fornire una tassonomia secondo alcuni aspetti, ad esempio: la complessità circuitale, la diminuzione del throughput. Nella prima sezione vengono esposti alcuni dei concetti base di queste tematiche, nelle successive tre sezioni, vengono rappresentate le tecniche di rilevazione degli errori, basate sulla ridondanza di informazione, di componenti e temporale.

9 2 Concetti generali 9 2 Concetti generali In un sistema digitale le informazioni vengono rappresentate, elaborate e trasmesse mediante grandezze fisiche (segnali) che possono assumere solo due valori discreti. Ogni valore è associato a una cifra binaria, scelta cioè tra due cifre o simboli (ad es. 0-1 V-F). Per incrementare l affidabilità di un sistema esistono due approcci: fault avoidance (fault intolerance) ovvero l evitare i guasti e fault tolerance ovvero la tolleranza ai guasti. Il punto chiave del fault avoidance deriva dall uso di componenti ad alta affidabilità, programmabili in modo statico e da un attenta progettazione del percorso del segnale riducendo in tal modo la possibilità di generazione di errori. Nella tolleranza ai guasti invece, fornisce informazione aggiuntiva per contrastare l evolversi di eventuali errori. Questa ridondanza può presentarsi sotto tre differenti caratteristiche. La ridondanza di informazione extra information consiste nell aggiungere pattern (pacchetti di informazione) per aumentare la possibilità di identificazione dell informazione. Questi pacchetti aggiuntivi possono essere codici di controllo molto complessi o più semplicemente dei bit di parità. La ridondanza di componenti extra components consiste nel replicare porte, celle di memoria, bus, moduli funzionali al fine di produrre informazioni supplementari per ridurre gli effetti dei guasti. Infine la ridondanza di tempo extra time consiste nella esecuzione multipla di alcuni processi di calcolo attraverso metodi differenti. La comparazione dei risultati fornisce una buona risposta al controllo di errori. Questo tipo di ridondanza è tipicamente utilizzata all interno di controlli software. Un sistema ridondante necessità di dieci passi di controllo, descritti successivamente, al fine di avere una buona resistenza ai guasti. 1. Fault confinement (Limitazione dei guasti): questo passo consiste nel limitare la diffusione degli effetti di un errore solo nell area dove questo errore è apparso. 2. Fault detection (Rilevazione di errori): vi sono molte tecniche disponibili per la rilevazione degli errori come parità, verifica della consistenza e violazione di protocollo. Queste tecniche non sono sempre performanti e prima che esse rilevino un errore può passare un certo periodo di tempo. Questo lasso temporale viene chiamato fault latency. Le tecniche di rilevamento di errore si suddividono in due maggiori classi: off-line detection e on-line detection. Con la off-line detection, il dispositivo in questione non è in grado di eseguire le operazioni di routine mentre viene eseguito il test. Questo tipo di rilevamento garantisce l integrità prima e possibilmente durante gli intervalli del processo ma non durante l intero periodo di tempo in cui l operazione è attiva. L altro tipo di rilevamento fornisce una capacità in tempo reale di analisi senza interferire con i processi attivi.

10 10 2 Concetti generali 3. Fault masking (Errore mascherato): questa tecnica nasconde gli effetti di un guasto. Tuttavia, molte tecniche di mascheramento possono essere estese anche a tecniche on-line di rilevamento. 4. Retry (Ritenta): in molti casi fare un secondo tentativo su una operazione finita male potrebbe portarla alla corretta esecuzione. Questo è particolarmente vero negli errori transitori che non creano un danno fisico. 5. Diagnosis (Diagnosi): se il rilevamento di errore non fornisce informazioni sul punto dove si è verificato il guasto, la diagnosi è necessaria. 6. Reconfiguration (Riconfigurazione): se il guasto è stato trovato ed è permanente, potrebbe essere necessario riconfigurare il componente che ha indotto l errore o isolare quest ultimo dal resto del sistema. 7. Recovery (Recupero): dopo aver rilevato il guasto e, se necessario, aver riconfigurato il componente, gli effetti degli errori sono stati eliminati. Quindi si procede con il recupero del lavoro. 8. Restart (Riavvio): il recupero non è possibile se troppe informazioni sono danneggiate. Vengono usate diverse tecniche di riavvio chiamate a caldo, a freddo. 9. Repair (Riparazione): i componenti guasti vengono rimpiazzati. Come il rilevamento, la riparazione può essere on-line e off-line. 10. Reintegration (Reintegrazione): dopo la sostituzione fisica del componente, il modulo riparato deve essere reintegrato nel sistema [SS82]. La Figura 1 descrive uno scenario dove vengono illustrati i concetti sopra menzionati. Come illustrato nella figura, esistono dei valori che indicano il tempo di Figura 1: MTTF - MTTD - MTTR.

11 Riferimenti bibliografici 11 fallimento (MTTF - Mean Time To Failure), il tempo di riconoscimento (MTTD - Mean Time To Detection), il tempo riparazione (MTTR - Mean Time To Repair) e la disponibilità. Il primo di questi, indica il tempo globale da quando il sistema è caduto in errore fino a quando è stato ristabilito completamente; all interno di questo lasso temporale si collocano i restanti citati. Il secondo indica il tempo trascorso dalla nascita dell errore fino a quando il sistema si accorge dell incombenza sorta. Il terzo indica il tempo trascorso per la riparazione del sistema. Al termine di tutto ciò il sistema è pronto per essere riutilizzato (disponibile). Bibliografia [SS82] Daniel Siewiorek and Robert Swarz. Reliable Computer Systems: Design and Evaluation. Digital Press, 1982.

12 12 3 Ridondanza di informazione 3 Ridondanza di informazione L insieme di tecniche che vanno sotto questa classificazione, servono per rilevare un errore attraverso l aggiunta di informazione ai dati durante la trasmissione o l archiviazione di un messaggio. Una causa che genera un errore tra una sorgente e destinazione sullo scambio di dati è mostrata in Figura 2. Per limitare errori di trasmissione, il trasmettitore (sorgente) inserisce delle infomrazioni aggiuntive nel messaggio per il destinatario in modo da poter rilevare ed eventualmente correggere l errore trovato. Questa modalità di intervento prende il nome di ridondanza formalmente può essere definita come il numero di bit usati per trasmettre il messaggio meno il numero di bit dell informazione [Sha48]. Figura 2: Sorgente, causa d errore, destinazione. Il passaggio dal dato all informaione ridondata, avviene attraverso un processo di codifica, l inverso, decodifica. L insieme di tutte le possibili combinazioni di bit della lunghezza ottenuta dal processo di codifica viene chiamato word, mentre viene definito codice l insieme di tutte le word corrette, ovvero l insieme delle word che tramite il processo di decodifica corrispondono a un informazione originale [SS82]. La rilevazione degli errori attraverso i codici consiste nel determinare in fase di decodifica, cioè l estrazione dell informazione da un codice, se un ingresso è o meno una code word [Sho02, Ham50]. Al fine di misurare le prestazioni di una o più tecniche, nel caso della rilevazione degli errori, si fa riferimento alla probabilità di non rilevare un errore, P ue (probability of an undetected error), la quale deve essere minimizzata. 3.1 Codici di parità Questo tipo di codici si basa sul numero di 1 presenti nel dato originale. Word con un numero pari di 1 identificano un codice di parità pari quindi 0, al contrario, dispari, 1. Esistono diversi modi per implementare questa modalità di rilevazione degli errori. Un implementazione di questa tecnica prevede l aggiunta di un bit ulteriore nel processo di codifica per eseguire il controllo di parità [Sho02].

13 3 Ridondanza di informazione 13 Figura 3: Parità. Altre tecniche prevedono un bit di parità per ogni byte vedi Figura 4 oppure parità intrecciate vedi Figura 5 in questo caso viene fissata una lunghezza l. Figura 4: Parità bit per byte. Figura 5: Parità intrecciata. Questa tecnica di rilevamento è una delle meno costose in termini di throughput, infatti, necessita soltanto dell aggiunta di un bit per word o per byte, a seconda della tecnica utilizzata. Un esempio di trasmissioe: s : {101 0} il destinatario riceve d : {111 0}. L errore viene rilevato. Mentre se avesse ricevuto: d : {111 1} l errore non sarebbe stato rilevato. 3.2 Checksum È tecnica per la rilevazione degli errori, l idea di base è quella di aggiungere al blocco di dati da trasmettere la somma dei bit, in modo tale che il ricevente in un secondo momento possa eseguire la somma dei dati e verificare se l informazione aggiuntiva corrisponda alla somma ricevuta. Se i due valori non corrispondono, vi può essere la presenza di un errore, i dati possono essere spediti nuovamente vedi ridondanza temporale (cfr 5 a Pagina 19). Esistono diverse versioni di checksum: Precisione singola.

14 14 3 Ridondanza di informazione Doppia precisione. Honeywell. Low cost. Nella versione a precisione singola, si esegue la semplice addizione modulo-2 tra le word, ignorando qualsiasi riporto, il checksum ha quindi la stessa dimensione delle word. La seconda versione a doppia precisione, la lunghezza del checksum è superiore alla lunghezza della word. Mentre nella versione honeywell, prima di calcolare il checksum vengono concatenate le word adiacenti, questa tecnica ha la capacità di rilevare degli errori che si manifestano in ogni word. L ultima tecnica presentata low cost, è una modifica della prima, in cui si tiene conto del resto, del bit di riporto. Questa tecnica di rilevazione degli errori è molto economica in termini di informazione aggiuntiva ma presenta alcuni svantaggi [SS82]. Infatti risulta essere adatta alle sole applicazioni in cui i dati sono gestiti in grandi blocchi contigui inoltre nelle memorie è necessario molto tempo per rilevare un errore (dato che le word devono comunque essere sempre lette e sommate), inoltre ogni volta che una word viene modificata il checksum del blocco di riferimento deve essere ricalcolato e memorizzato. Tali motivi rendono quindi sconsigliabile come metodo di controllo on-line, perlomeno per memorie con scritture frequenti. 3.3 Cyclic redundancy checks È tecnica per la rilevazione e correzione degli errori che sfrutta le proprietà dei polinomi binari nei campi binari finiti, l implementazione via hardware è molto semplice [RG88]. Un esempio di polinomio binario: : 1 x x x x x x 5 = 1 + x 2 + x 4 + x 5. I dati (word) inizialmente vengono divisi in blocchi di k-bit. Successivamente vengono codificati in blocchi di n-bit dove n > k. La ridondanza aggiunta è quindi n k. Esistono diverse strategie per il controllo degli errori, alcune: FEC (forward error correction) e ARQ (automatic repeat request). In generale il CRC formano una insieme di codice particolarmente utili per la rilevazione degli errori; data una word codificata, viene scelto un polinomio generatore il quale crea i possibili controlli. Nel caso di CRC-16 il generatore usato: g(x) = x 16 + x15 + x 2 + 1, mentre l output sarà: v(x) = s(x) + x n k u(x). Data una word: , il polinomio che lo rappresenta: u(x) = 1 + x 2 + x 4 + x 5 è possibile calcolare: ( ) x n k u(x) = x 16 x 5 + x 4 + x = x 21 + x 20 + x 18 + x 16.

15 Riferimenti bibliografici 15 Dididendo x n k u(x) con il generatore g(x), si ottiene un resto s(x) = x + x 2 + x 3 + x 4 + x 5 + x 7 ; i bit di controllo sono quindi: il messaggio: la sua codifica: La codifica avviene del polinomio v(x) avviene prima della trasmissione o archiviazione. Tramite il polinomio e(x) è possibile capire dove siano gli errori, andando a verificare i termini diversi da 0; r(x) = v(x) + e(x); r(x) rappresenta le parti che hanno soggette a errore. Il ricevente nel caso di una trasmission può calcolare nuovamente il CRC del pacchetto ricevuto e confrontarlo con il CRC trasmesso [PB61]. 3.4 Hamming distance based checks Il concetto chiave che sta alla base di questo codice di rilevazione degli errori si esprime attraverso la distanza di Hamming: date due word di uguale lunghezza x 1 e x 2, la distanza di Hamming d(x 1, x 2 ) è il numero di bit con cui le due word differiscono. Per stringhe binarie ad esempio a e b, la distaza di Hamming corrisponde al numero di uni presenti nello XOR tra a e b. 3.5 Codici aritmetici Bibliografia Tabella 1: Confronto tecniche di ridondanza di informazione Nome Tecnica Costo circuitale Latenza Throughput Codici di parità CRC Checksums [Ham50] R.W. Hamming. Error detecting and error correcting codes. Bell System Tech., 29: , [PB61] W.W. Peterson and D.T. Brown. Cyclic codes for error detection. Proceedings of the IRE, 49(1): , [RG88] Tenkasi V. Ramabadran and Sunil S. Gaitonde. A tutorial on crc computations. IEEE Micro, 08(4):62 75, [Sha48] [Sho02] C.E. Shannon. A mathematical theory of communications. Bell System Tech., 27: , Martin L. Shooman. Reliability of Computer Systems and Networks: Fault Tolerance,Analysis,and Design. John Wiley & Sons, Inc., New York, NY, USA, 2002.

16 16 Riferimenti bibliografici [SS82] Daniel Siewiorek and Robert Swarz. Reliable Computer Systems: Design and Evaluation. Digital Press, 1982.

17 4 Ridondanza di componenti 17 4 Ridondanza di componenti Questo genere di tecniche si basa sull introduzione di componenti aggiuntivi a quelli già presenti ad esempio la replicazione di un processore, per garantire l effettiva trasmissione corretta del dato e la possibilità di rilevazione dell errore. 4.1 Duplication and Comparison La forma più comune e semplice di replication check prende il nome di Duplicazione e Confronto - detta anche Duplication and comparison - in cui vengono sfruttate due copie di una stessa entità: in presenza di un errore, le copie non risultano più identiche e un semplice confronto consente di rilevare la situazione di disaccordo. Nel caso si duplichino moduli hardware o software, è possibile far loro eseguire le stesse elaborazioni in parallelo, confrontandone in seguito i risultati: se il comparatore è corretto e i componenti falliscono in maniera indipendente, viene rilevato ogni singolo errore. Uno dei maggiori problemi di questo controllo, sono i fallimenti comuni, in altri termini, se entrambe le copie presentano lo stesso errore il comparatore non sarà in grado di rilevare l anomalia. Al fine di migliorare il rilevamento, sono state create svariate versioni di questa tecnica, una variante è la swap and compare [SS82, DSMT78] usata nel multiprocessore C.mmp. Il funzionamento di questa tecnica si basa su due copie esistenti di una word, una a i byte invertiti: lo scambio di questi, necessario per tornare alla situazione originaria, è previsto appena prima di eseguire il confronto tra le due word. In Figura 6 e 7 un esempio; nel caso prima del confronto 6 e dopo il confronto 7. Nei casi di duplicazione, come già accennato, entrambe le copie, Figura 6: Schema Swap and Compare A. possono essere soggette a errori comuni (common-mode failures), soprattutto se esistono errori di progettazione a monte oppure se le copie risiedono sullo stesso IC chip (Integrated circuits).

18 18 Riferimenti bibliografici Figura 7: Schema Swap and Compare B. Una soluzione nell ambito delle VLSI (Very large scale integration) è stata proposta in [SL80] la quale prevede che una copia sia il duale logico dell altra. Un guasto comune alle copie, probabilmente causerà errori diversi rilevabili nella fase di detection. Tabella 2: Confronto tecniche di ridondanza strutturale Nome Tecnica Costo circuitale Latenza Throughput Applicazione Swap and Compare IC chip, VLSI Bibliografia [DSMT78] H. Mashburn D.P. Siewiorek, V. Kini, S.R. McConnel, and M.M. Tsao. A case study of c.mmp, cm*, and c.vmp: Part i experiences with fault tolerance in multiprocessor systems. Proc. IEEE, 66(10): , [SL80] [SS82] Richard M. Sedmak and Harris L. Liebergot. Fault tolerance of a general purpose computer implemented by very large scale integration. IEEE Trans. Computers, 29(6): , Daniel Siewiorek and Robert Swarz. Reliable Computer Systems: Design and Evaluation. Digital Press, 1982.

19 5 Ridondanza temporale 19 5 Ridondanza temporale Il concetto di base della ridondanza temporale è quello di eseguire un dato calcolo in sequenza più di una volta, e confrontare aposteriori i risultati ottenuti in ciascuna ripetizione per verificare se esista qualche discrepanza. Nel caso affermativo, viene rilevato un errore e l azione è quella di ripetere il calcolo tramite una nuova sequenza per verificare se tale discrepanza persiste o meno. Originariamente la ridondanza temporale è stata impiegata soprattutto per il trattamento degli errori dovuti a guasti temporanei, ove, una volta rivelato l errore, successive ripetizioni dovrebbero rivelare assenza di discrepanza dovuta al fatto che il guasto scompare autonomamente. Comunque questo tipo di ri- Figura 8: Ridondanza temporale - rilevazione errori permanenti. dondanza ha la capacità di far scoprire anche guasti permanenti 1 in componenti hardware a patto che si faccia uso di una minima quantità di hardware aggiuntivo. La Figura 8 riporta un esempio di ridondanza temporale per la scoperta di guasti permanenti. Al tempo t 0 viene effettuata una prima computazione, poi al tempo t 1 viene effettuata una seconda computazione in cui i dati di ingresso vengono codificati e poi decodificati in uscita. I risultati delle due computazioni vengono poi comparati per rivelare eventuali discrepanze. Le funzioni di codifica e decodifica sono selezionate in modo da poter rivelare guasti nel sistema di calcolo ad esempio la duplication and comparison (cfr. 4.1 a Pagina 17)[Sho02]. 5.1 Watchdog timers e timeout 1 La cui presenza non è in relazione a condizioni temporali puntuali.

20 20 Riferimenti bibliografici Bibliografia [Sho02] Martin L. Shooman. Reliability of Computer Systems and Networks: Fault Tolerance,Analysis,and Design. John Wiley & Sons, Inc., New York, NY, USA, 2002.

21 Indice analitico B bit di parità C C.mmp cifra binaria codice D destinazione E extra components extra information extra time ridondanza di componenti ridondanza di informazione ridondanza di tempo S sistema digitale sorgente V VLSI W word F fault avoidance Fault confinement Fault detection Fault masking fault tolerance G guasti I IC chip M MTTD MTTF MTTR R Reconfiguration Recovery Reintegration Repair replication check Restart Retry ridondanza