Università degli Studi di Cassino e del Lazio Meridionale Corso di Calcolatori Elettronici Elementi di memoria e Registri

Documenti analoghi
Università degli Studi di Cassino

Reti sequenziali. Nord

I bistabili ed il register file

I Bistabili. Maurizio Palesi. Maurizio Palesi 1

Circuiti sincroni Circuiti sequenziali: i bistabili

Esercizi Logica Digitale,Circuiti e Bus

Elettronica dei Sistemi Digitali Registri di memoria CMOS e reti sequenziali

Circuiti sequenziali

Calcolatori Elettronici

Reti Sequenziali. Reti Sequenziali. Corso di Architetture degli Elaboratori

Flip flop: tempificazione latch ed edge-triggered

Circuiti sequenziali. Gli elementi di memoria: i bistabili I registri. Circuiti sequenziali e bistabili. Bistabili: : classificazione

Flip-flop Macchine sequenziali

Circuiti sequenziali e elementi di memoria

Circuiti sequenziali e latch

I Indice. Prefazione. Capitolo 1 Introduzione 1

Esercitazioni di Reti Logiche. Lezione 5

Tecniche di Progettazione Digitale Elementi di memoria CMOS e reti sequenziali p. 2

Flip-flop e loro applicazioni

Macchine sequenziali sincrone. Macchine sincrone

LATCH E FLIP-FLOP PREMESSA

Calcolatori Elettronici Reti Sequenziali Asincrone

Registri. Registri semplici

Flip-flop, registri, la macchina a stati finiti

Laboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici

PSPICE simulazione di circuiti digitali Flip Flop M/S, Moltiplicatore parallelo, Memoria SRAM, sommatore, comparatore

LATCH E FLIP-FLOP PREMESSA

PSPICE Circuiti sequenziali principali

Clocking. Architetture dei Calcolatori (Lettere. Elementi di Memoria. Periodo del Ciclo di Clock. scritti

Sintesi di Reti sequenziali Sincrone

Architettura dei Calcolatori Reti Sequenziali Sincrone

Elementi di memoria. Memorie e circuiti sequenziali. Latch. Set / Reset del latch

Circuiti sequenziali. Circuiti sequenziali e applicazioni

Flip-flop, registri, la macchina a stati finiti

Logica sequenziale. Logica Sequenziale. Macchine a stati e registri. Macchine a stati

PIANO DI LAVORO DEI DOCENTI

Logica sequenziale. I dispositivi logici si suddividono in due famiglie principali:

Macchine Sequenziali

Clocking. Architetture dei Calcolatori (Lettere. di Memoria. Elemento. scritti. Tecnologie per la Memoria e Gerarchie di Memoria

Calcolatori Elettronici T. Complementi ed Esercizi di Reti Logiche

(competenze digitali) CIRCUITI SEQUENZIALI

Reti sequenziali. Esempio di rete sequenziale: distributore automatico.

Verifica di Sistemi. 2. Il latch SR a porte NOR non accetta la condizione: a. S=0, R=0 b. S=1, R=1 c. S=0, R=1 d. S=1, R=0

Logica Sequenziale. Lucidi del Corso di Elettronica Digitale. Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica

I CONTATORI. Definizioni

Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone

Fondamenti di informatica II 1. Sintesi di reti logiche sequenziali

Progetto di Contatori sincroni. Mariagiovanna Sami Corso di reti Logiche 8 Anno

Il quadro di insieme. Tecnologie per la memoria e gerarchie di memoria. Un ripasso: latch D e flip-flop D. Un ripasso: clock

Introduzione I contatori sono dispositivi fondamentali nell elettronica digitale e sono utilizzati per:

Programmazione modulare a.s

POLITECNICO DI BARI! DIPARTIMENTO DI INGEGNERIA ELETTRICA E DELL INFORMAZIONE!

Esercitazioni di Reti Logiche

Sequential Logic. 2 storage mechanisms positive feedback charge-based. Inputs. Outputs COMBINATIONAL LOGIC. Current State. Next state.

Università degli Studi di Cassino e del Lazio Meridionale

DESCRIZIONE DEL FUNZIONAMENTO

2 storage mechanisms positive feedback charge-based

Sintesi di Reti Sequenziali Sincrone

I CONTATORI SINCRONI

Dispositivi Logici Programmabili

Memorie elettroniche. 1. Parametri delle memorie

Funzioni e Reti Logiche. Architettura degli Elaboratori I

Compito A. Esercizio 1 (13 punti) Minimizzare l automa descritto dalla seguente tabella degli stati

A.C. Neve Esercizi Digitali 1

POLITECNICO DI MILANO

Prova d esame di Reti Logiche T 10 Giugno 2016

Registri. «a2» Copyright Daniele Giacomini --

Moduli logici. Interfacciamento di dispositivi logici. Parametri statici e dinamici. Circuiti logici combinatori Circuiti logici sequenziali

Introduzione - Modello. Introduzione - progetto e strumenti

RELAZIONE DEL PROGETTO DI UN CONTATORE BINARIO UP/DOWN MODULO 4 PER IL CORSO DI APPARATI ELETTRONICI 1. INTRODUZIONE

6. GENERATORI DI SEGNALI DIGITALI

Decoder: decodificatore. Circuiti logici di base. Uso. Implementazione. Implementazione. Multiplexer. Uso. Comparatore

Introduzione. Sintesi Sequenziale Sincrona. Modello del circuito sequenziale. Progetto e strumenti. Il modello di un circuito sincrono può essere

Esercizio 4.3. Esercizio 4.4

Aritmetica dei Calcolatori

FONDAMENTI DI LOGICA DIGITALE 1 DL 3155E20 LOGICA. Blocchi funzionali. Argomenti teorici

Chapter 1. Circuiti sequenziali: macchine a stati

analizzatori di stati logici 1/5

PROGRAMMAZIONE MODULARE

Esercizio 1. semaforo verde semaforo rosso T V1 VG 1. semaforo verde-giallo semaforo rosso T G V 2. semaforo rosso semaforo verde T V2 VG 2

Esercizio 1 (12 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo.

Macchine sequenziali

Appunti di reti logiche. Ing. Luca Martini

Aritmetica in virgola mobile Algebra di Boole e reti logiche Esercizi. Mercoledì 8 ottobre 2014

Sintesi di Reti Sequenziali Sincrone

CONTATORI ASINCRONI. Fig. 1

Calcolatori Elettronici B a.a. 2006/2007

Macchine sequenziali. Automa a Stati Finiti (ASF)

I FLIP FLOP: COMANDARE DUE LUCI CON UN SOLO PULSANTE

Esercizi svolti e da svolgere sugli argomenti trattati nella lezione 25

(competenze digitali) ESERCIZI SUI CIRCUITI SEQUENZIALI

Classe III specializzazione elettronica. Elettrotecnica e elettronica

Macchine combinatorie: encoder/decoder e multiplexer/demultiplexer

Elettronica Circuiti con amplificatori operazionali; comparatore; conversione analogico-digitale

Struttura di un elaboratore

ElapC4 24/09/ DDC 1 ELETTRONICA APPLICATA E MISURE. Ingegneria dell Informazione. Lezione C4: Cicli di trasferimento

Discharge. Timer 555. Threshold. Trigger

Elementi base per la realizzazione dell unità di calcolo

MEMORIE AD ACCESSO CASUALE

Controllo Remoto tramite Telefono Cellulare

Transcript:

di assino e del Lazio Meridionale orso di alcolatori Elettronici Elementi di memoria e Registri Anno Accademico Francesco Tortorella

Elementi di memoria Nella realizzazione di un sistema digitale è necessario utilizzare degli elementi di memoria per: memorizzazione di dati (registri per istruzioni/dati, buffers, control/status, flag) sincronizzazione tra dati alcolatori Elettronici di assino e del L.M.

Elementi di memoria: -latch Un -latch è un elemento che permette la memorizzazione di un valore binario. Ha due ingressi: (ata): il valore da memorizzare (lock): un segnale di abilitazione alla lettura In uscita presenta il valore memorizzato ed il suo complemento alcolatori Elettronici di assino e del L.M.

Andamento temporale del -latch tempo Eventuali variazioni di mentre è alto vengono seguite alcolatori Elettronici di assino e del L.M.

Elementi di memoria: flip flop edge triggered Gli elementi di memoria edge-triggered modificano il loro stato in corrispondenza del fronte di salita o di discesa del clock. In tal modo si evitano i problemi dei latch. slave master 2 Realizzazione Master-Slave 2 alcolatori Elettronici di assino e del L.M.

alcolatori Elettronici di assino e del L.M.

Vincoli sulla tempificazione L ingresso deve essere stabile in un intervallo di tempo intorno al fronte del segnale, altrimenti l uscita del flip flop non è affidabile Sono quindi definiti dei tempi minimi di durata del segnale prima del fronte (setup time) e dopo il fronte (hold time) Setup time alcolatori Elettronici Hold time di assino e del L.M.

lock Il clock è un segnale periodico, definito da una propria frequenza f=/t Può assumere solo due valori (clock alto o clock basso). La transizione tra un valore ed un altro definisce un fronte di salita (rising edge) o di discesa (falling edge). In un sistema digitale sincrono il segnale di clock viene utilizzato per determinare i cambiamenti di stato negli elementi di memoria. uando ciò avviene in corrispondenza di un fronte si parla di sincronizzazione edge triggered (edge triggered clocking) T Rising edge alcolatori Elettronici Falling edge di assino e del L.M.

Il lock in un sistema digitale sequenziale () I segnali che sono ingresso di elementi di memoria devono essere stabili quando si verifica il fronte del clock. Elemento di memoria Rete ombinatoria (E.T.) Elemento di memoria 2 (E.T.) Per assicurare la stabilità dei valori letti all uscita della rete combinatoria, il periodo del clock deve essere sufficientemente lungo. Se td è il ritardo legato al percorso critico della rete combinatoria, allora T> td. alcolatori Elettronici di assino e del L.M.

Il lock in un sistema digitale sequenziale (2) on una sincronizzazione di tipo edge triggered è possibile realizzare delle retroazioni sugli stessi elementi di memoria. Elemento di memoria Rete ombinatoria (E.T.) alcolatori Elettronici di assino e del L.M.

Registri Un singolo bistabile è sufficiente per memorizzare un bit. Per memorizzare dati rappresentati su più bit è conveniente organizzare più bistabili in una struttura comune, il registro. a clock a a2 a3 input b b b2 b3 output I bistabili sono sincronizzati da un clock comune in modo da caricare (o leggere) i dati in tutti i bistabili contemporaneamente. alcolatori Elettronici di assino e del L.M.