Capitolo 3 - Parte I Circuiti MSI

Transcript

1 Appunti i Elettronica Digitale Capitolo - Parte Circuiti MS ntrouzione Decoer Osservazione 4 Realizzazione con porte NAND 4 Linea ENABLE 5 emultipleer 6 Encoer 7 Encoer con priorità 9 Multipleer Esempio 5 Esempio 7 Esempio 9 Esempio Rom: Rea Onl Memor Esempio 8 Osservazioni: EPROM e EEPROM PLA: Programmable Logic Arra Osservazione: le PAL (Programmable Arra Logic) 4 NTRODUZONE L acronimo MS sta per meium scale of integration, ossia per meia scala i integrazione circuiti MS igitali sono circuito che comprenono circa porte logiche sullo stesso chip i silicio, corrisponenti quini a circa 4 transistor Circuiti i questo tipo sono normalmente in commercio e costano molto poco, tanto che non conviene assolutamente realizzarli a se circuiti MS permettono i realizzare funzioni logiche combinatorie fino a 7 8 variabili i ingresso, senza che sia necessario effettuare una minimizzazione elle funzioni stesse (questo aspetto sarà chiaro negli esempi che seguiranno) DECODER Come primo esempio i circuito MS igitale consieriamo il cosietto ecoer (ecoificatore) Lo scopo i questo circuito è quello si fornire in uscita la trauzione ecimale ella combinazione binaria che riceve in ingresso n altre parole, esso riceve in ingresso un certo numero N i bit e fornisce in uscita, nel moo che veremo tra un attimo, il valore ecimale ella parola formata a questi N bit E chiaro che a N bit in ingresso corrisponono N possibili valori ell uscita e è per questo che il simbolo circuitale i questo circuito è una scatola con entro la scritta N* N che inica il numero i ingressi e il numero i uscite (che, come veremo, corrispone al numero i porte AND necessario per l implementazione) Nel caso, per esempio, i N=, il simbolo è il seguente:

2 Appunti i Elettronica ei Sistemi Digitali - Capitolo * l moo con cui il circuito effettua la conversione binario ecimale escritta prima è semplice: inichiamo con,,z i tre ingressi al circuito e quini con z la parola binaria corrisponente; per esempio, supponiamo che sia =,= e z=, per cui la parola binaria è ; le uscite sono numerate a fino a -=7, come nella figura seguente: allora, ato che il valore ecimale i è 4, viene attivata la linea, cioè viene posta al livello,, mentre le altre rimangono isattivate, cioè poste al valore : * = = z= E ovvio che, quano la combinazione i ingresso è =,=,z=, la linea che viene attivata è la linea, mentre, quano gli ingressi sono tutti a, la linea attivata è la 7: * = = z= * = = z= n efinitiva, quini, qualunque sia la combinazione i ingresso, viene attivata solo una linea i uscita Dobbiamo aesso capire come realizzare questa funzione, ossia con quale schema logico Aniamo allora a rappresentare la tavola ella verità ella funzione: z ntanto, per ottenere 8 uscite avremo bisogno i 8 porte logiche in uscita:

3 Circuiti MS alla porta logica la cui uscita corrispone alla linea eve venir fuori solo se tutti e tre gli ingressi sono nulli, o, ciò che è lo stesso, quano tutti e tre gli ingresi complementati valgono ; allora, si può ottenere questo risultato con una porta AND a ingressi ove i ingressi giungano complementati: infatti, solo se tutti e tre gli ingressi valgono, l AND fornisce il valore Quini, il circuito logico per la linea è fatto nel moo seguente: in moo el tutto analogo, alla porta logica la cui uscita corrispone alla linea eve venir fuori solo se l ingresso z vale e gli altri valgono : basta allora usare ancora una volta una porta AND a ingressi ove gli ingressi e giungano complementati: E ovvio che non conviene usare, per ciascuna linea, il corrisponente numero i porte NOT in ingresso Al contrario, conviene preisporre, oltre ai conuttori che recano irettamente i ingressi, altri conuttori che rechino i complementi i tali ingressi Così faceno, il circuito assume lo schema seguente (sono isegnate, per pura comoità, solo le prime 4 porte):

4 Appunti i Elettronica ei Sistemi Digitali - Capitolo Si ottiene unque un circuito formato a tante porte AND quante sono le uscite e tante porte NOT quanti sono gli ingressi: ciò significa che il costo ella funzione è N+ N Nel caso i N= ingressi, abbiamo porte, a conferma el fatto che un ecoer a ingressi può essere realizzato con un circuito MS Osservazione Consieriamo un ecoer * : una cosa interessante a osservare è che le 8 uscite el ecoer rappresentano i valori egli 8 possibili mintermini i una generica funzione booleana i variabili A esempio, la linea corrispone al mintermine z, proprio perchè vale solo quano i ingressi sono entrambi nulli; la linea corrisponente invece al mintermine z e così via le altre linee Questo è un risultato importante, in quanto, se obbiamo implementare una qualsiasi funzione booleana i variabili, ci basterà trovarne la prima forma canonica, in moo a iniviuare i mintermini presenti, e sommare (con una porta OR) le uscite el DECODER corrisponenti a tali mintermini, senza quini la necessità i minimizzare la funzione Facciamo un esempio Consieriamo il caso semplice i una funzione T(,,z) avente la seguente forma canonica: T = ' ' z' + ' z Come visto prima, questi ue mintermini corrisponono alle linee e el ecoer, per cui l implementazione ella funzione sarà possibile semplicemente faceno un OR i tali linee: Quini, come preannunciato in preceenza, il ecoer è uno i quei tipici circuiti che consentono i implementare, con relativa facilità, le funzioni booleane senza overle prima minimizzare E ovvio che questo è vero fin quano il numero i ingressi è piccolo (si può arrivare fino a 5 o 6 ingressi), opo i che la minimizzazione iventa invece necessaria (e comunque non si potrebbe più ricorrere a circuiti MS ato il numero i porte necessario): Realizzazione con porte NAND Sappiamo che un qualsiasi circuito logico può essere implementato meiante un qualsiasi insieme AND,OR, NOT è un insieme funzionalmente funzionalmente completo i porte logiche: l insieme { } 4

5 Circuiti MS completo, ma lo è anche quello formato a sole porte NAND, per cui possiamo pensare i realizzare un ecoer anche solo meiante porte NAND l moo con cui realizzare il circuito è assolutamente analogo a quello visto nei paragrafi preceenti, salvo ue ifferenze fonamentali, erivanti entrambe al fatto che la NAND fornisce, come risultato, il complemento ell AND egli ingressi: in primo luogo, gli ingressi non vanno più complementati quano valgono, mentre vanno complementati quano valgono ; in secono luogo, le linee i uscita saranno isattivate quano sono al valore, mentre saranno attivate quano sono al valore Teneno conto i queste ifferenze, il circuito è fatto nel moo seguente (con riferimento sempre alle prime 4 porte i un ecoer * ): (come si nota nella figura, nessuna elle 4 porte i uscita riceve in ingresso complementata, che invece viene utilizzata a tutte e 4 le porte successive) E ovvio che abbiamo ovuto utilizzare le porte NAND non solo per le uscite, ma anche per realizzare le complementazioni egli ingressi l numero i porte è rimasto comunque invariato rispetto a quello el circuito realizzato con porte NOT e porte AND e valgono perciò anche le consierazioni a proposito ella possibilità i realizzare tutti i mintermini elle funzioni a variabili booleane LNEA ENABLE Spesso, nei ecoer, oltre ai normali ingressi viene aggiunta una particolare linea, etta linea ENABLE, che ha lo scopo i far funzionare o meno il circuito a secona el proprio valore Consieriamo, a esempio, un ecoer N* N realizzato con porte NAND e con linea ENABLE: Ricoriamo, a tal proposito, che una porta NAND (così come una porta NOR) effettua il complemento i una variabile quano essa viene manata su entrambi gli ingressi ella porta stessa 5

6 Appunti i Elettronica ei Sistemi Digitali - Capitolo * (NAND) ENABLE La linea ENABLE serve a questo: quano essa vale (cioè in pratica quano il circuito è attivato), allora il circuito si comporta effettivamente come ecoer; quano, invece, essa vale, allora il circuito presenta tutte le linee isattivate a prescinere alla combinazione i bit in ingresso Per esempio, abbiamo etto, nel paragrafo preceente, che, nel caso i porte NAND, le linee i uscita si ritengono isattivate quano valgono tutte Allora, la tavola ella verità el ecoer, consierano la linea ENABLE come un normale ingresso, è la seguente: E Per qualunque combinazione i ingresso, se la ENABLE vale il circuito presenta tutte le linee i uscita isattivate Al contrario, quano la ENABLE vale, il circuito attiva (cioè pone a ) la linea che corrispone al valore ecimale ella parola binaria in ingresso E molto semplice realizzare circuitalmente questo tipo i funzionamento: per ogni porta NAND corrisponente a una linea i uscita, basta manare in ingresso, oltre agli ingressi veri e propri, anche la linea ENABLE, secono lo schema ella figura seguente: DEMULTPLEXER Consieriamo nuovamente la tabella ella verità el ecoer * escritto nel paragrafo preceente, concentranoci, in particolare, su quello che avviene quano la linea ENABLE è attivata: 6

7 Circuiti MS E n questa tabella si osserva, tra le altre cose, una corrisponenza tra la linea i uscita che i volta in volta viene attivata (quano E=) e il valore ella linea ENABLE: la linea i uscita inirizzata all ingresso (e quini attivata) fornisce sempre, come valore, quello ella linea enable complementata Quini, il circuito assume un funzionamento particolare: ato l ingresso ENABLE posto a, l uscita posta a è quella inirizzata alla coppia i ingressi Un funzionamento i questo tipo è caratteristico ei cosietti circuiti multipleer (brevemente inicati con emu)e questo è il motivo per cui la maggior parte ei ecoer vengono iniviuati con il nome ecoer/multipleer ENCODER Mentre nei paragrafi preceenti abbiamo visto il funzionamento el ecoer, veiamo aesso come funziona e come è realizzato il circuito opposto, cioè il cosietto encoer n primo luogo, l encoer è un circuito avente N linee i ingresso e N linee i uscita, per cui lo si inica con N *N Nel caso semplice in cui N=, abbiamo unque quanto segue: * z l funzionamento, come etto, è l opposto el ecoer: quano viene attivata una linea i ingresso, le uscite forniscono il numero ecimale corrisponente a tale linea A esempio, se viene attivata la linea 5, le uscite sono =,=,z=, in moo che la parola binaria i uscita sia, ossia appunto 5 in binario: * z Per capire come realizzare praticamente (cioè in termini i porte logiche) un simile funzionamento, aniamo a tracciare la tabella ella verità ella funzione (che avrà evientemente 8 ingressi e uscite): 7

8 Appunti i Elettronica ei Sistemi Digitali - Capitolo 8 z Per prima cosa, osserviamo che, elle 8 =56 possibili combinazioni i ingresso, ne vengono usate soltanto 8, lasciano le rimanenti 47 inutilizzate Dalla tabella ella verità si osserva anche che ciascuna elle 4 uscite vale in corrisponenza i 4 combinazioni i ingresso: l uscita vale quano è attivata la linea 4 oppure la linea 5 oppure la linea 6 oppure la linea 7 ; l uscita vale quano è attivata la linea oppure la linea oppure la linea 6 oppure la linea 7 ; l uscita vale quano è attivata la linea oppure la linea oppure la linea 5 oppure la linea 7 Allora è eviente che possiamo scrivere quanto segue: = = = Abbiamo cioè ricavato che, per realizzare un encoer *, basta usare porte OR a 4 ingressi: z

9 Circuiti MS ENCODER CON PRORTÀ Sempre guarano la tabella ella verità i un encoer, ci accorgiamo che esso presenta ue inconvenienti: in primo luogo, osserviamo che, quano è attivata la linea in ingresso, le uscite sono tutte a ; lo stesso però accae quano nessuna elle linee i ingresso è attivata; siamo cioè in presenza i una ambiguità: in corrisponenza i una stessa combinazione i uscita, abbiamo ue possibili combinazioni i ingresso n particolare, questa ambiguità è relativa alla linea : non possiamo giuicare se la linea è attivata o meno, come si nota anche nel circuito logico isegnato poco fa, nel quale la linea è l unica che non è collegata a alcuna porta OR i uscita; in secono luogo, l encoer presenta ei problemi quano, a causa i un errore nei segnali che gli giungono in ingresso, risulta attivata più i una linea i ingresso: per esempio, supponiamo che vengano contemporaneamente attivate le linee i uscita, 5 e 6 : se =, alla tabella ella verità euciamo che vengono attivate le uscite e z; se 5 =, vengono attivate le uscite e z; se 6 =, vengono attivate le uscite e n complesso, tutte e tre le uscite vengono poste a, al che si ovrebbe eurre che è stata attivata la linea 7, che invece è isattivata Questa è unque una secona ambiguità Questi ue inconvenienti renono l encoer inutilizzabile così com è Per aggirare questi inconvenienti, si usano ue accorgimenti iversi, che caratterizzano il cosietto encoer con priorità: in primo luogo, si utilizza una ulteriore linea oltre a quelle i ingresso (linee i inirizzo) e a quelle i uscita: si tratta ella cosietta linea VALDATE (simbolo V), che assume valore quano i ati in uscita sono valii e valore in caso contrario; in secono luogo, si attribuisce una priorità iversa alle linee i inirizzo: in particolare, la priorità più bassa è quella ella linea e poi va via via aumentano per le linee,, fino all ultima linea N- Veiamo allora perchè questi ue accorgimenti sono utili Mettiamoci nuovamente nel caso in cui, a seguito i errori, sono state attivate le linee, 5 e 6 : l encoer senza priorità, per quanto visto prima, forniva in uscita la configurazione corrisponente alla linea 7, che invece non era attivata; al contrario, l encoer con priorità fornisce in uscita la configurazione che corrispone alla linea, tra quelle effettivamente attivate, con priorità maggiore: nel nostro caso, la linea attivata avente priorità maggiore è la 6, per cui l uscita è z= Così faceno, anche se non si può prescinere all errore in ingresso, viene eliminata l ambiguità n base a queste consierazioni, cerchiamo aesso i capire a cosa serve la linea VALDATE E ovvio che questa linea serve, tra le altre cose, a risolvere l ambiguità circa l attivazione o meno ella linea Per semplicità, consieriamo un encoer con N=, cioè quini con =4 linee i inirizzo, linee i uscita e linea valiate: 9

10 Appunti i Elettronica ei Sistemi Digitali - Capitolo * Vogliamo eterminare la tabella ella verità i questo ispositivo, ossia come variano,,v al variare ei valori elle 4 linee i inirizzo: V il primo caso è quello in cui tutte e 4 le linee sono isattivate: al fine i eliminare l ambiguità prima sottolineata circa l attivazione o meno i, si fa in moo che, solo in questa situazione, risulti V= Quini, ire che V= equivale a ire che le linee i ingresso sono tutte isattivate e quini l uscita non ha alcun significato; il secono caso è quello in cui = e = = =: in questo caso non c è possibilità i errore, per cui V= e viene posto =, in moo a inicare che l unica linea i inirizzo attivata è ; il terzo caso è quello in cui = e = = =: anche qui non c è possibilità i errore, per cui V= e viene posto =, in moo a inicare che l unica linea i inirizzo attivata è ; il quarto caso è quello in cui, a seguito i errori, risulta a esempio = = e = =: in questo caso, si pone sempre V= e, in base al meccanismo ella priorità, viene fornita in uscita la combinazione corrisponente a (cioè la linea attivata avente priorità maggiore), per cui viene posto non c è possibilità i errore, per cui V= e viene posto = Questa è la stessa uscita generata nel caso preceente, nel senso che abbiamo la stessa uscita in corrisponenza i ue iverse combinazioni i ingresso: in particolare, la situazione è quella per cui l uscita non ipene al valore i Prosegueno in questo moo, si perviene alla seguente tabella ella verità: / / / / / / V l passo successivo è aesso quello i eterminare il circuito logico che implementa questa funzione n particolare, le funzioni a implementare sono e cioè, e V Per ciascuna i esse, ricorriamo allora alla minimizzazione tramite le mappe i Karnaugh Cominciamo alla funzione Dobbiamo iniviuare tutte le combinazioni i ingresso in corrisponenza elle quali risulta = ; ognuna i queste combinazioni corrispone a un mintermine ella funzione e è facile verificare che si tratta ei mintermini riportati nella seguente tabella ella verità:

11 Circuiti MS \ X funzione E presente chiaramente una conizione on t care in corrisponenza ella combinazione i ingresso, in quanto abbiamo etto prima che, in questo caso, risulta V=, per cui non è importante conoscere il valore elle uscite E eviente che, ai fini ella minimizzazione, conviene porre a tale conizione on t care, in moo a avere ue subcubi i orine (formati ciascuno a 8 caselle) che rappresentano ue implicanti primi E chiaro anche che si tratta i implicanti primi essenziali, in quanto ciascuno copre ei mintermini che non sono coperti all altro, per cui la minimizzazione è immeiata: (,,5,7,9,,,5, ) + (,,6,7,,,4,5) = = A + B = + La funzione si realizza unque semplicemente faceno l OR tra le linee e Proceiamo in moo analogo per la funzione, la cui mappa i Karnaugh risulta essere la seguente: \ X funzione Anche qui è chiaramente presente la conizione on t care in corrisponenza ella combinazione i ingresso Ponenola uguale a anche in questo caso, si iniviuano un subcubo i orine e un subcubo i orine, che quini rappresentano ue implicanti primi Si tratta anche i implicanti primi essenziali, per cui = C + D =,,5,7,9,,,5, + 4,5,, = + ( ) ( ) ' La funzione si realizza unque semplicemente faceno l AND tra la linea e la linea complementata e manano il risultato a una OR con la linea nfine, consieriamo la funzione VALDATE: questa funzione vale solo quano tutte le linee i inirizzo sono a, mentre vale quano almeno una i esse è a, per cui euciamo immeiatamente che V = Possiamo unque realizzare il circuito logico che realizza l encoer con priorità:

12 Appunti i Elettronica ei Sistemi Digitali - Capitolo V Una semplice osservazione, al fine i semplificare leggermente questo circuito, riguara la porta OR usata per realizzare la funzione V: infatti, ato che la funzione rappresenta già l OR i e, si potrebbe usare, per la funzione V, una porta OR a ingressi, ove tali ingressi sono, e MULTPLEXER Così come l encoer rappresenta l inverso el ecoer, il cosietto circuito multipleer rappresenta l inverso el emultipleer n primo luogo, si tratta i un circuito che ha N linee linee i ingresso, N linee i inirizzo e sola uscita Nel caso i N=, il simbolo circuitale è il seguente: * T Le linee i inirizzo hanno lo scopo i iniviuare una precisa linea i ingresso: iniviuata questa linea, l uscita T el circuito ne fornisce il valore ( se è attivata e in caso contrario) A esempio, se =, la linea inirizzata è, per cui l uscita corrispone al valore i La tabella ella verità è unque fatta nel moo seguente: T

13 Circuiti MS E molto facile realizzare un circuito logico che implementi questa funzione: il principio i fono è quello per cui l uscita si ottiene come OR i 4 linee, ciascuna elle quali corrispone a una linea i ingresso e viene portata al valore i tale linea solo se questa è inirizzata l circuito è fatto nel moo seguente: T n base a questo schema, le linee i inirizzo vanno in ingresso, opportunamente complementate, a 4 porte AND, al cui ingresso giungono anche le 4 linee i ingresso L unica porta che fornisce in uscita il valore ella linea k che riceve in ingresso è quella inirizzata alla coppia E immeiato perciò verificare che questo circuito implementa la tabella ella verità ella funzione E interessante ricavare una espressione analitica ella funzione T irettamente per ispezione el circuito: in primo luogo, la funzione T è ata all OR elle uscite elle 4 porte AND, per cui scriviamo T = U + U + U + U La prima porta AND a risultato solo se =,= e =, per cui possiamo scrivere che = ' ' Proceeno in moo analogo per le altre tre porte, ricaviamo che U T = ' ' + ' + ' + Questa espressione, che in pratica trauce la tabella ella verità scritta prima per la funzione T, è i fonamentale importanza per le applicazioni che si fatto el multipleer: infatti, è eviente che, fissata una qualsiasi combinazione i e, quini fissata una linea k tra quelle i ingresso, il valore che la funzione assume in corrisponenza i tale combinazione ipene proprio a k Questo si può usare per realizzare, con il multipleer, una qualsiasi funzione booleana i variabili booleane Per esempio, supponiamo i voler realizzare la funzione EXOR, la cui tabella ella verità è la seguente: T =

14 Appunti i Elettronica ei Sistemi Digitali - Capitolo Come realizziamo questa funzione? Veiamo caso per caso: quano = e =, la linea inirizzata è, che quini eve valere così come inicato alla tavola ella verità i T = ; quano = e =, la linea inirizzata è, che quini eve valere così come inicato alla tavola ella verità i T = ; quano = e =, la linea inirizzata è, che quini eve valere ; infine, quano = e =, la linea inirizzata è, che quini eve valere Fissano unque il valore elle linee i ingresso come inicato, possiamo realizzare la funzione EXOR: T = Con questo proceimento, possiamo unque implementare, con il multipleer *, una qualsiasi funzione booleana i variabili booleane: basta fissare il valore elle linee i ingresso in accoro a quanto inicato alla tabella ella verità ella funzione consierata l meccanismo è assolutamente generale: con un multipleer N *, possiamo implementare una qualsiasi funzione booleana i N variabili booleane Consieriamo, per esempio, N=: = = = = * T z Con questo circuito possiamo implementare una qualsiasi funzione booleana i variabili booleane, in base alla seguente tavola ella verità: z T

15 Circuiti MS n realtà, si può fare qualcosa i più nfatti, con un multipleer N * si possono realizzare sia funzioni booleane i N variabili booleane, nel moo visto poco fa, sia anche funzioni i N+ variabili booleane Esempio Facciamo subito un esempio concreto per chiarire quanto appena etto Vogliamo realizzare una generica funzione booleana i variabili booleane Per quanto etto poco fa, possiamo sicuramente usare un multipleer *, ma è facile verificare che si possono anche usare ue multipleer * opportunamente connessi tra loro l principio i fono a aottare è il seguente: una generica funzione T(,,z) i variabili booleane comprene i seguenti mintermini: z T ' 'z' ' 'z mintermini,,5,7 hanno in comune la variabile z, mentre i rimanenti mintermini hanno in comune la variabile z : se, allora, mettiamo in evienza la z, otteniamo quanto segue: ' z' ' z ' z' 'z z' z () () () () (4) (5) (6) (7) T ' ' ' ' ' z = z = T ' ' ' Allora, per consierare tutti i mintermini ella funzione, possiamo prima realizzare ue funzioni i variabili ( e ), aventi la stessa tabella ella verità, poi fare un AND tra ciascuna funzione è la z (in un caso complementata e nell altro no) e infine fare un OR ei ue risultati finali Naturalmente, le ue funzioni i variabili booleane possono essere implementate ciascuna meiante un multipleer *, come nel circuito seguente: 5

16 Appunti i Elettronica ei Sistemi Digitali - Capitolo M * M T * z mpostano il valore elle linee i ingresso ei ue multipleer, possiamo realizzare una qualsiasi tra le 56 possibili funzioni booleane i 4 variabili booleane Per esempio, supponiamo i voler realizzare la funzione T avente la seguente tabella ella verità: z T Come impostiamo le linee? Consieriamo nuovamente le tabelle in cui è possibile iviere la tabella completa ella funzione: T ' ' ' \ \ \ \ \ \ z = z = T ' ' \ \ Abbiamo ovviamente escluso i mintermini non posseuti alla funzione Per implementare queste ue funzioni meiante i ue multipleer, ovremmo impostare le linee nel moo seguente: 6

17 Circuiti MS T = = = = multipleer T = = = = multipleer Esempio Nell esempio preceente abbiamo visto come implementare una funzione booleana i variabili booleana meiante ue multipleer * Veiamo aesso come realizzare una funzione i 4 variabili booleane meiante un solo multipleer * Supponiamo che la funzione in esame abbia la seguente prima forma canonica: T(a, b,c,) = (,,4,7,9,,,4) Consieriamo, i questa funzione, una rappresentazione tabellare analoga alla mappa i Karnaugh: a \ bc n questa tabella, così come nella mappa i Karnaugh, sono inicati i mintermini ella funzione, con la ifferenza, però, i non orinare tali mintermini in base alle aiacenze: in altre parole, ue mintermini aiacenti non necessariamente ifferiscono per una sola variabile l criterio con cui vengono sistemate le varie caselle (cioè appunto i vari mintermini) è quello i porre in orizzontale le caselle corrisponenti alle varie combinazioni elle variabili meno significative b,c e e i porre in verticale la variabile più significativa Con un proceimento i questo tipo, otteniamo 6 caselle (corrisponenti ai 6 mintermini), ognuna elle quali è iniviuata a un inirizzo, rappresentato ai valori ella sequenza bc, e a un valore ella variabile a: per esempio, il mintermine numero è iniviuato all inirizzo e al valore a=; in moo analogo, il mintermine è iniviuato all inirizzo e al valore a= e così via per gli altri mintermini A questo punto, se abbiamo 8 inirizzi, possiamo associarli alle 8 linee i un multipleer *, avente proprio b,c, come ingressi: * T b c 7

18 Appunti i Elettronica ei Sistemi Digitali - Capitolo Di conseguenza, nella tabella i prima, al posto egli inirizzi binari possiamo irettamente inicare le corrisponenti linee i ingresso el multipleer: a \ bc Supponiamo, allora, che l ingresso al multipleer sia la combinazione b=,c=,=, per cui la linea inirizzata è la, nel senso che l uscita el multipleer fornisce proprio il valore i Possiamo a questo punto imporre che la linea, e quini l uscita el ispositivo, assuma valore se a= oppure valore se a= E chiaro che, per ottenere questo, ci basta porre =a : a a' * T b c Con questo sistema abbiamo garantito che l uscita el multipleer valga nel caso in cui la combinazione egli ingressi sia ( a, b,c,) = (,,,), ossia abbiamo garantito il primo mintermine ella funzione n moo el tutto analogo possiamo proceere per la linea 4 e per la linea 7 : a a' * T b c Se invece consieriamo le linee, e 6, ci accorgiamo che obbiamo fare il contrario, nel senso che obbiamo imporre che, una volta inirizzate, esse iano quano a= e quano a= Basta allora porle uguali proprio a a: a a' * T 8 b c

19 Circuiti MS Due casi particolari sono invece le rimanenti linee e 5 : la prima eve are a prescinere al valore i a, mentre la secona eve are sempre Possiamo perciò concluere che la nostra funzione è implementata al seguente circuito: a a' * T b c l principio è unque il seguente: le variabili che anno le cifre meno significative ei mintermini vanno poste in ingresso, in moo a inirizzare le linee el multipleer; la rimanente variabile viene usata per imporre che la linea i volta in volta inirizzata assuma il valore esierato (che sarà se la funzione possiee il corrisponente mintermine oppure in caso contrario) Facciamo qualche semplice verifica: consieriamo la configurazione i ingresso ( a, b,c,) = (,,,), corrisponente al mintermine : in base alla forma canonica i partenza, la funzione contiene questo mintermine, per cui eve assumere valore in corrisponenza i questa configurazione Le cifre meno significative inicano l inirizzo, per cui la linea inirizzata è : questa linea vale a prescinere al valore i a, per cui l uscita è, come volevamo; consieriamo aesso la configurazione i ingresso ( a, b,c,) = (,,, ), corrisponente al mintermine 5: in base alla forma canonica i partenza, la funzione non contiene questo mintermine, per cui l uscita el circuito eve essere Le cifre meno significative inicano l inirizzo, per cui la linea inirizzata è 7 : questa linea vale a, per cui, esseno a=, l uscita el circuito è, come volevamo Prosegueno in questo moo, si verifica facilmente che il circuito implementa la funzione consierata Questo è unque un altro moo, alternativo a quello inicato nell esempio preceente, i implementare, senza minimizzarla, una funzione i N+ variabili meiante un multipleer N * Esempio Facciamo un altro esempio analogo al preceente Supponiamo che la funzione a implementare abbia la seguente prima forma canonica: T(a, b,c,) = (,,5,6,9,,,5) n generale, oveno implementare una funzione, si cerca i farlo nel moo più economico possibile, cioè con meno porte logiche possibile Di conseguenza, è sempre opportuno verificare se essa possa essere semplificata Questo è un tipico caso in cui non è possibile fare alcuna semplificazione, in quanto la mappa i Karnaugh ella funzione è fatta nel moo seguente: 9

20 Appunti i Elettronica ei Sistemi Digitali - Capitolo ab \ c E una mappa, per così ire, a scacchiera, priva cioè i aiacenze e quini i implicanti primi Sappiamo, allora, che possiamo realizzare questa funzione i 4 variabili meiante un multipleer 8* Si tratta solo i capire come impostare le linee i ingresso el multipleer: a a' * T b c Aniamo allora a rappresentare i mintermini ella funzione meiante una tabella el tutto analoga a quella vista nell esempio preceente: a \ bc n base a questa tabella, lo schema a aottare è il seguente: a a' * T b c

21 Circuiti MS Esempio Aesso ci poniamo un problema leggermente iverso rispetto a quello ei ue esempi preceenti Supponiamo i avere una funzione i 7 variabili booleane, avente la seguente forma canonica: T(a,b,c,,e,f,g) = (,,4,6,8,5,,5,4,7,5,57,65,8,89,9,,,4,6,9,8,) Aveno 7 variabili, potremmo utilizzare, per la implementazione i questa funzione, un multipleer 6 * variabili: esso avrebbe 6 =64 linee, inirizzate alla combinazione (b,c,,e,f,g), ognuna elle quali corrisponerebbe a mintermini ella funzione, a secona che la variabile più significativa a valga o Potremmo perciò proceere come negli esempi preceenti Supponiamo, invece, i non avere un multipleer 6 *, ma i poter isporre, al più, i multipleer 6* (in numero qualsiasi) Ci chieiamo se possiamo ugualmente realizzare la funzione l moo più semplice i proceere, in questo caso, è il seguente Una funzione, come quella consierata, i 7 variabili presenta 7 =8 mintermini, ognuno caratterizzato a una combinazione i ingresso, ossia quini a un inirizzo (a a 7) Se consieriamo tutti questi 8 inirizzi, ci reniamo conto che possiamo raggrupparli in 4 gruppi, caratterizzati alle seguenti coppie a,b: mintermini con inirizzo che comincia con, mintermini con inirizzo che comincia con, mintermini con inirizzo che comincia con e mintermini con inirizzo che comincia con Possiamo allora elencare i mintermini, inicano quelli effettivamente posseuti alla funzione, in una tabella el tipo seguente: abc\ efg Abbiamo 6 colonne, ognuna contraistinta a una combinazione elle variabili meno significative,e,f,g, e poi 8 righe, ognuna contraistinta a una combinazione elle variabili più significative a,b,c Queste righe hanno in comune, a coppie, i valori i a e b: quini, ciascuna elle configurazioni ab iniviua righe, ossia mintermini, come etto prima Ciascuno i questi 4 gruppi i mintermini contiene, a sua volta, una riga (i 6 mintermini) corrisponente a c= e un altra riga corrisponente a c= Allora, questo ci suggerisce i aottare uno schema a livelli el tipo seguente:

22 Appunti i Elettronica ei Sistemi Digitali - Capitolo e f g 4 5 4* M 4 5 4* M M 5 * T 4 5 4* M a b 4 5 4* M 4 l primo livello è costituito a 4 multipleer 6*, ciascuno otato i 4 linee i inirizzo e 6 linee i ingresso; le uscite i questi 4 multipleer costituiscono le linee i ingresso i un multipleer 4*, le cui linee i inirizzi sono solo l multipleer i uscita, le cui linee i inirizzo corrisponono alle variabili a e b, serve a inirizzare uno ei 4 multipleer i ingresso multipleer i ingresso hanno, tutti, le linee i inirizzo corrisponenti alle variabili,e,f,g Così faceno, ci siamo quini riconotti allo stesso problema egli esempi preceenti, in quanto basta impostare le 6 linee i ingresso i ciascuno ei multipleer i ingresso per ottenere i mintermini ella funzione consierata Consieriamo, per esempio, il multipleer M, corrisponente ai 6 mintermini aventi, come primi ue bit i inirizzo, la configurazione a=,b=: si tratterà, perciò, ei mintermini compresi tra e 5 Usiamo una tabella analoga a quella egli esempi preceenti: c\ efg Se agli inirizzi binari riportati in ascisse sostituiamo le corrisponenti linee, abbiamo quanto segue: \ efg c

23 Circuiti MS Così faceno, siamo in grao i ire come evono essere impostate le 6 linee i M Per esempio, per M abbiamo quanto segue: c \ efg n moo el tutto analogo possiamo proceere per gli altri multipleer, per cui riassumiamo i risultati nella tabella seguente: M M M M 4 c' c' c' c 4 c' 5 c c' c' 6 c' 7 8 c' c' 9 c c c c c c' c' 4 5 c' Sulla base i questa tabella possiamo unque effettuare le connessioni elle 64 linee i ingresso ei multipleer 6* in moo a ottenere la funzione esierata ROM: READ ONLY MEMORY multipleer, a quanto visto nei paragrafi preceenti, sono molto utili per realizzare funzioni i più variabili ma a una sola uscita Nel caso in cui, invece, si ebbano realizzare circuiti a uscite multiple, ossia circuiti che implementano più funzioni egli stessi argomenti, è necessario utilizzare componenti più complicati (al punto i vista el numero i porte logiche contenute all interno) Tipico caso è quello ei circuiti ROM L acronimo ROM sta per Rea Onl Memor, ossia memoria a sola lettura; questa espressione evienzia ue importanti caratteristiche i questi circuiti: si tratta i memorie e, in particolare, i memorie non riscrivibili, nel senso che, una volta stabilito il loro contenuto, esso non può più essere moificato n aggiunta a questo, si tratta i memorie non volatili: al contrario elle memorie RAM, infatti, il contenuto informativo i una ROM non viene perso nel momento in cui la ROM stessa viene isenergizzata (cioè viene staccata l alimentazione) Abbiamo parlato i memorie ROM: in realtà, questa icitura sembrerebbe presupporre che una ROM sia costituita a un certo numero i caselle i memoria, ciascuna estinata a contenere un logico oppure uno logico n realtà non è così, in quanto una ROM è visualizzabile come una memoria, ma non è un insieme i caselle i memoria; si tratta, invece, i un normale circuito logico, con alcune caratteristiche particolari Cerchiamo allora i capire quali siano queste caratteristiche Cominciamo col visualizzare una ROM come una memoria: essa sarà allora otata i N locazioni i memoria (ove N è una potenza i ), ciascuna formata a M bit (ove M non necessariamente è una potenza i ) Per esempio, consieriamo una ROM i 8 locazioni i memoria, ciascuna costituita a 4 celle (cioè a un mezzo bte):

24 Appunti i Elettronica ei Sistemi Digitali - Capitolo # # # # #4 #5 #6 #7 b b b b Ciascuna locazione ha un inirizzo (a # a #7) e contiene i 4 bit b,b,b,b l fatto che il numero i locazioni sia una potenza i comporta che sia sufficiente un ecoer (il cui numero i uscite è a sua volta una potenza i ) per realizzare l inirizzamento Una volta effettuato l inirizzamento ella ROM, ossia la scelta i una particolare locazione i memoria, la ROM eve fornire in uscita il contenuto ei bit corrisponenti a tale locazione i memoria Possiamo unque schematizzare una ROM, con inirizzamento a bit (quini =8 locazioni) e con M=4 bit per ogni locazione, nel moo seguente: u u u ROM (8*4) b b b b Per ottenere questo risultato, si fa la seguente consierazione: ato che il contenuto ella ROM va fissato una volta sola, è ovvio che a ogni combinazione i ingresso ( u,u, u ) corrisponerà sempre la stessa combinazione i uscita b,b,b,b Questo equivale a fissare 4 funzioni booleane, i cui argomenti sono ati alle linee i ingresso ella ROM stessa: b b b b = f = f = f = f ( u,u,u ) ( u,u,u ) ( u,u,u ) ( u,u,u ) Per esempio, supponiamo che il contenuto ella ROM sia quello inicato nella tabella seguente: 4

25 Circuiti MS # # # # #4 #5 #6 #7 b b b b Affinchè l uscita b,b,b,b sia quella richiesta, obbiamo semplicemente realizzare un circuito che implementi le seguenti 4 funzioni: u u u b b b b Da qui, unque, si capisce il motivo per cui una ROM può essere realizzata meiante un circuito: in corrisponenza i ciascuna combinazione i ingresso, cioè i ciascun inirizzo, le singole funzioni evono fornire il valore corrisponente alle celle appartenenti alla locazione i memoria inirizzata l passo successivo consiste nel capire ue cose: come realizzare il circuito che implementa una ROM e come effettuare la programmazione ella ROM stessa l problema i come realizzare il circuito può essere facilmente impostato: abbiamo un numero M i funzioni, ciascuna con N variabili i ingresso; con N variabili i ingresso possiamo formare funzioni iverse ; tali funzioni si ifferenziano per i mintermini compresi nelle rispettive forme canoniche: i mintermini, in totale, sono N, per cui, se vogliamo garantirci i poter realizzare tutte le N funzioni, obbiamo realizzare un circuito che implementi tutti i N mintermini Ma noi sappiamo già come realizzare una cosa el genere, in quanto l abbiamo già analizzata a proposito el ecoer Nel caso i N=, lo schema logico i un ecoer era il seguente: N Nonostante questo, il numero M i celle per ogni locazione i memoria è inipenente al numero N i ingressi i inirizzo 5

26 Appunti i Elettronica ei Sistemi Digitali - Capitolo Abbiamo etto che ogni porta AND costituisce un mintermine ella funzione, nel senso che la sua uscita vale solo per la combinazione i ingresso corrisponente al suetto mintermine: linea linea linea linea min = min = ' ' ' min = ' min = Di conseguenza, se sommiamo le uscite elle porte AND meiante una porta OR, otteniamo la somma i tutti i mintermini Allora, se vogliamo realizzare M funzioni, ovremo isporre i M porte OR, a ciascuna elle quali porteremo in ingresso le uscite elle N porte AND Nel caso, per esempio, i =4 locazioni, ossia N= ingressi alla ROM, con ciascuna locazione formata a M=4 bit, avremo uno schema el tipo seguente: 6

27 Circuiti MS Ovviamente, così faceno otteniamo 4 funzioni otate i tutti i mintermini, il che corrispone a funzioni aventi valore per qualsiasi combinazione i ingresso Al contrario, ogni funzione avrà solo un certo numero i mintermini, in base alla sua tabella ella verità Ciò significa che non tutti i conuttori che trasportano i mintermini vanno portati in ingresso alle OR finali: ciascuna OR riceverà in ingresso tanti conuttori quanti sono i mintermini posseuti alla corrisponente funzione La scelta i quali uscite elle porte AND manare in ingresso alle porte OR consiste appunto nella programmazione ella memoria ROM La si effettua collegano i conuttori che vanno in ingresso alle OR con ei fusibili: bruciano un fusibile, si fa in moo che il conuttore non porti alcun ingresso alla porta OR ove è iretto Facciamo un esempio, con riferimento sempre a una ROM a 4 locazioni, ciascuna i 4 bit Supponiamo che il contenuto ella ROM ebba essere il seguente: # # # # b b b b Dobbiamo unque realizzare 4 funzioni: u u b b b b La funzione b presenta solo il mintermine, quini maneremo alla corrisponente porta OR solo il corrisponente reoforo, poneno gli altri ingressi a ; la funzione b presenta invece i mintermini, e, per cui maneremo in ingresso i corrisponenti reofori, poneno a il rimanente ingresso Proceeno in moo analogo per le altre ue porte OR, otteniamo il seguente schema logico: 7

28 Appunti i Elettronica ei Sistemi Digitali - Capitolo Esempio Abbiamo unque capito, nel paragrafo preceente, che la memoria ROM non è altro che un circuito logico in cui, bruciano gli opportuni fusibili, si simula, in pratica, la programmazione i una memoria Dato che questo circuito consente i sommare tutti i possibili mintermini i una funzione i N variabili, ove N sono le linee i inirizzo ella ROM, è ovvio che quest ultima può essere utilizzare semplicemente per realizzare una o più funzioni booleane, così come abbiamo visto per tutti i circuiti preceenti Facciamo allora un esempio i questo tipo i applicazione Vogliamo realizzare un circuito che riceva in ingresso un numero binario in formato BCD e fornisca in uscita il valore binario el suo quarato Dobbiamo per prima cosa scegliere i parametri ella ROM, vale a ire numero i ingressi e numero i uscite: se in ingresso obbiamo inviare sequenze binarie in formato BCD, avremo bisogno i N=4 ingressi; in uscita, ato che il massimo numero ottenibile è 8 (cioè il quarato i 9), obbiamo utilizzare 7 linee, ato che 6 linee basterebbero a rappresentare solo il numero 64, mentre con 7 possiamo arrivare fino a 8 La nostra ROM sarà unque el tipo seguente: u u u ROM u b b b b b 4 b 5 b 6 Dobbiamo unque realizzare 7 funzioni, le cui tabelle ella verità sono le seguenti: u u u u b b b b b 4 b5 b6 () () (4) (9) (6) (5) (6) (49) (64) (8) Alcune i queste funzioni sono molto facilmente implementabili A esempio, si osserva che la funzione b 5 a sempre valore : potremmo semplicemente porre a gli ingressi ella porta OR ella ROM corrisponente a b 5, ma possiamo più semplicemente prenere una linea posta perennemente a, in moo a consierare una ROM con 6 uscite anzichè 7 8

29 Circuiti MS n moo analogo, si osserva che la funzione b 6 assume gli stessi valori ell ingresso u, per cui anche in questo caso non è necessario utilizzare la ROM, mentre è sufficiente porre un collegamento tra il pin i u e quello i b 6 nfine, si osserva che la funzione b coincie con l ingresso u, per cui ci basterà anche in questo caso un semplice reoforo Possiamo unque isegnare lo schema nel moo seguente: u u u ROM u b b b b b b 4 6 b 5 A questo punto, non esseno possibili altre semplificazioni, siamo in grao i stabilire che tipo i ROM ci serve inpratica: ovrà avere 4 ingressi (quini 4 =6 locazioni, ossia 6 porte AND) e 4 uscite (ossia 4 celle per ogni locazione, ossia 4 porte OR finali) l passo successivo è quello i effettuare la programmazione A tal fine, obbiamo iniviuare i mintermini elle funzioni a implementare: alla tabella i verità isegnata prima, abbiamo quanto segue: b = (6,7) b = (4,5,7,9) b = (,5) b 4 = (,6) n totale, quini, ei 6 possibili mintermini, ne vengono usati solo 7 Lo schema logico sarà il seguente (ove riportiamo solo i 7 mintermini utilizzati, cioè le corrisponenti porte AND, ricorano però che la ROM contiene comunque tutte e 6 le porte AND corrisponenti ai 6 mintermini possibili): 9

30 Appunti i Elettronica ei Sistemi Digitali - Capitolo Osserviamo che, nel circuito appena realizzato, l uscita rappresenta un numero binario, a 7 bit, corrisponente al quarato el numero binario, in coice BCD, in ingresso A volte, può capitare i over avere anche l uscita el circuito in forma BCD: questo, per esempio, è il caso in cui tale uscita serve a pilotare un ispla a 7 segmenti, formato alle cifre corrisponenti al numero consierato n questo caso, quini, è necessario esprimere il quarato ell ingresso ancora in formato BCD, il che significa coificare le singole cifre el risultato in BCD, cioè assegnano a ciascuna i esse 4 bit, secono la seguente tabella ella verità: ngresso ecimale () () () () (4) (5) (6) (7) (8) (9) i i i i Uscita ecimale () () (4) (9) (6) (5) (6) (49) (64) (8) u u u u u 4 u 5 u 6 u 7 Anche in questo caso possiamo utilizzare una ROM: osservano che l uscita u7 coincie con i, mentre non sono possibili altre semplificazioni, tale ROM ovrà avere 4 ingressi e 7 uscite Osservazioni: EPROM e EEPROM Abbiamo etto, introuceno la ROM, che essa viene programmata (cioè ne vengono riempite le teoriche celle i memoria) all atto ella fabbricazione o, comunque, una e una sola volta: una volta bruciati gli opportuni fusibili (al fine i implementare le funzioni richieste), non è più possibile ripristinarli n effetti, spesso è opportuno invece poter riprogrammare la ROM e è per questo motivo che sono sorte le ROM programmabili: tra queste segnaliamo in particolare le EPROM (Erasable Programmable ROM), realizzate principalmente usano transistori MOS, e le EEPROM (Electricall Erasable Programmable ROM) n queste ultime, la cancellazione, prima ella successiva riprogrammazione, avviene elettricamente PLA: PROGRAMMABLE LOGC ARRAY Così come una ROM si può usare per implementare una qualsiasi funzione egli ingressi, qualcosa i simile accae per la PLA (in italiano, l acronimo sta per schiera logica programmabile): la ifferenza principale con una ROM è che una PLA non può realizzare tutte le possibili funzioni egli N ingressi, ma solo un certo numero M i esse Anche in questo caso, una volta iniviuate le funzioni i implementare, si scelgono le caratteristiche ella ROM (cioè, in efinitiva, il numero i ingressi, il numero i uscite e il numero i porte logiche) e, bruciano fusibili posti in posizione opportuna, si effettua la programmazione

31 Circuiti MS Prima i esaminare un caso pratico, che meglio chiarisca la struttura i una PLA, possiamo schematizzare tale struttura con riferimento alla figura seguente: La PLA presenta N ingressi, ciascuno ei quali può anare in ingresso a una porta AND, eventualmente complementato (basta bruciare il corrisponente fusibile) Le porte AND, ciascuna a N ingressi, sono in tutto k: con questo proceimento, quini, ogni porta AND può fornire in uscita un qualsiasi mintermine i una funzione a N variabili L uscita elle generica porta AND può anare in ingresso (ipene all annesso fusibile) a una porta OR: le porte OR (ciascuna a k ingressi, tanti quante sono le AND) sono in totale M l numero totale i fusibili impiegati si iniviua facilmente: per ogni uscita abbiamo fusibile, per cui ci sono M fusibili i uscita; le uscite elle k porte AND vanno in ingresso, ciascuna meiante un fusibile, a una porta OR, per cui abbiamo altri km fusibili; ciascuna variabile va infine irettamente in ingresso a ciascuna porta OR, per cui kn fusibili, oppure ci va complementata, per cui altri kn fusibili n tutto, abbiamo unque k(n+m) fusibili, che ci servono per la programmazione L uscita elle porte OR, eventualmente complementata, costituisce l uscita ella PLA: ciò comporta che il circuito possa implementare, al più, M funzioni elle N variabili i ingresso E N chiaro che, esseno il numero totale i funzioni i N variabili, se M =, il circuito può realizzare tutte le funzioni i N variabili Questo, però, non accae mai, in quanto, come veremo aesso, il meccanismo su cui si basa la programmazione ella PLA è iverso a quello visto per la ROM e per i circuiti preceenti Per comprenere come scegliere e, successivamente, programmare una PLA, consieriamo un esempio pratico Consieriamo, in primo luogo, variabili, per cui la PLA ovrà avere N= ingressi Con variabili possiamo realizzare al più =8 funzioni booleane istinte: supponiamo, a esempio, i volerne realizzare solo 4 Dato che la PLA eve presentare tante uscite quante sono le funzioni a realizzare, euciamo che eve essere M=4 Resta a stabilire quante porte AND servono A tal fine, serve conoscere l espressione analitica elle funzioni a realizzare n particolare, a ifferenza ei circuiti esaminati in preceenza, nel caso ella PLA è fonamentale operare una minimizzazione elle funzioni: questa minimizzazione, però, non ha lo scopo i giungere alle forme minime elle funzioni, bensì ha lo scopo i esprimere tali funzioni in termini i implicanti primi n particolare, i vantaggi ella PLA vengono fuori qualora le funzioni consierate abbiano uno o più implicanti primi in comune: infatti, come si può intuire allo schema generale tracciato prima, l uscita i ciascuna porta AND può rappresentare non solo un mintermine, ma anche semplicemente un implicante, ato che non necessariamente tutti gli ingressi evono giungere in ingresso alla porta stessa Se ue funzioni hanno un implicante in comune, basterà sola porta AND per realizzarlo, opo i che esso sarà inviato alle istinte porte OR che forniscono in uscite le funzioni n questo consiste il grane pregio i una PLA Veiamo cosa accae nel nostro caso Supponiamo che le espressioni analitiche elle 4 funzioni consierate, in termini i implicanti primi, siano le seguenti: N

32 Appunti i Elettronica ei Sistemi Digitali - Capitolo F = F F F 4 = + z = ' 'z = + + z ' ' z l criterio con cui scegliere il numero k i porte AND è immeiato: basta contare il numero i implicanti primi a realizzare, cui eventualmente aggiungere i mintermini Nel nostro caso, abbiamo implicanti ( e z) e mintermine ( z), per cui obbiamo preisporre una PLA con k= porte AND Possiamo unque cominciare a tracciare la struttura generale ella PLA: Per ottenere l implicante, comune alle prime ue funzioni e all ultima, ci basta manare in ingresso alla prima porta AND le variabili e, poneno a il terzo ingresso n moo analogo, per ottenere l implicante z, obbiamo inviare z in ingresso alla secona porta AND e porre a gli altri ue ingressi nfine, per ottenere il mintermine z, basta manare, in ingresso alla terza porta AND, le variabili e complementate e z Possiamo perciò programmare la prima parte ella PLA, relativa alle porte AND e ai loro ingressi Bruciano gli opportuni fusibili, otteniamo lo schema seguente:

33 Circuiti MS l passo successivo consiste nel comporre le uscite elle porte AND in moo a ottenere le funzioni esierate: l uscita ella prima porta AND va portata in ingresso alle porte OR, e 4; l uscita ella secona porta AND va invce in ingresso alle porte OR e ; infine, l uscita ella terza porta AND va in ingresso alle porte OR e 4 Otteniamo così il seguente schema, nel quale eliminiamo gli inverter a valle elle porte OR in quanto ci interessano le uscite non complementate: Ci si può, allora, chieere a cosa servano gli NVERTER posti sulle uscite elle porte OR l motivo è semplice: supponiamo, per esempio, over realizzare la funzione F = ' + ' ; se ne facciamo il complemento, otteniamo G = F' = e questa è proprio la funzione F consierata prima Quini, se al posto i F avessimo ovuto realizzare F, avremmo potuto realizzare lo stesso ientico schema circuitale, inclueno però (tramite l apposito fusibile) l inverter in cascata alla prima porta OR:

34 Appunti i Elettronica ei Sistemi Digitali - Capitolo Osservazione: le PAL (Programmable Arra Logic) Distinte alle PLA viste nel paragrafo preceente sono le PAL (logiche a schiere programmabili) Le ifferenze principali sono ue: in primo luogo, la PAL fanno uso i un numero molto minore i fusibili rispetto alle PLA; in secono luogo, ciascuna elle porte OR i uscita è collegata a un uguale numero i porte AND i ingresso Autore: SANDRO PETRZZELL sanr@iolit sito personale: succursale: 4