UNIVERSITÀ DEGLI STUDI DI SIENA

Transcript

1 UNIVERSITÀ DEGLI STUDI DI SIENA Facoltà di Ingegneria Esercitazioni di Elettronica II Tommaso Addabbo - Valerio Vignoli Ultima revisione: 13 novembre 2008

2 Copyright c 2007 TOMMASO ADDABBO - VALERIO VIGNOLI. Permission is granted to copy, distribute and/or modify this document under the terms of the GNU Free Documentation License, Version 1.2 or any later version published by the Free Software Foundation. A copy of the license can be retrieved from or contact the Free Software Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA USA.

3 Indice 1 Amplificatori operazionali in circuiti con retroazione negativa Modello dell amplificatore operazionale reale Valori tipici Principali effetti delle non idealità Amplificatore non invertente (Fig. 1.2) Amplificatore invertente (Fig. 1.3) Esercizi Amplificatori operazionali in circuiti a retroazione positiva Trigger di Schmitt Circuiti con retroazione positiva e negativa Circuiti astabili Generatori di onda quadra Convertitori A/D e D/A Acquisizione dei dati Elettronica digitale Invertitori n-mos Invertitori C-MOS Logica cablata Logica CMOS Memorie

4 Capitolo 1 Amplificatori operazionali in circuiti con retroazione negativa 1.1 Modello dell amplificatore operazionale reale In questo documento si fa riferimento al modello semplificato dell amplificatore operazionale reale riprodotto in Fig. 1.1, dove V OS : tensione di offset [V ] I B1, I B2 : correnti di polarizzazione [A] CMRR : Common Mode Rejection Ratio R id : resistenza di ingresso differenziale [Ω] R 0 : resistenza di uscita [Ω] V cc, V ee : tensioni di alimentazione [V ] Per l operazionale si è inoltre assunto un comportamento a polo dominante per cui A(ω) = A j ω ω H (1.1) dove ω H = 2πf H individua la pulsazione di taglio a 3dB. Ulteriori grandezze definite sono GBW = A 0 f H : prodotto guadagno-banda (Gain-Bandwidth) [Hz]. Coincide con la frequenza di transizione f T alla quale A(2πf T ) 1 SR : Slew-Rate [V/s] I OS = I B1 I B2 : corrente di offset [A]

5 1. Amplificatori operazionali in circuiti con retroazione negativa 4 V + V OS + V cc V + +V 2CMRR I B1 R id R 0 V id A(ω)V id V V ee I B2 Figura 1.1: Modello semplificato dell operazionale reale con le principali non idealità Valori tipici Negli amplificatori operazionali reali le quantità sopra introdotte possono variare notevolmente. Nella tabella che segue sono riportati i valori tipici per alcuni dispositivi reali µa741 T L081 LT C1051 V OS ±1mV ±3mV ±0.5µV R id 1.5MΩ Ω R 0 75Ω 200Ω I B 10nA 30pA 15pA I OS ±2nA ±5pA ±30pA A 0 106dB 106dB 130dB GBW 1M Hz 3M Hz 2.5M Hz CM RR 90dB 86dB 130dB SR 0.5V/µs 13V/µs 4V/µs ( V ee V cc ) min 8V 8V 5V ( V ee V cc ) max 44V 36V 16V 1.2 Principali effetti delle non idealità In riferimento ai valori tipici per le quantità sopra introdotte, sono riportati qui di seguito alcuni dei principali effetti 1 delle non idealità su alcuni circuiti esaminati 1 I risultati riportati sono approssimazioni ottenute attraverso opportune semplificazioni del modello dell operazionale reale di Fig. 1.1.

6 1. Amplificatori operazionali in circuiti con retroazione negativa 5 R 2 R 1 Z in Z out Figura 1.2: Amplificatore non invertente. durante il corso. Nel seguito è posto β = R 1 /(R 1 + R 2 ), con R 1, R 2 = 10 2 Ω 10 7 Ω Amplificatore non invertente (Fig. 1.2) Posto risulta dove e Inoltre e A f (ω) A f (ω) = (ω) (1.2) A(ω) 1 + βa(ω) = A 0 f 1 + j ω ω Hf (1.3) ω Hf = ω H (1 + βa 0 ) (1.4) A 0f = A βa 0 (1.5) R in (f = 0) R id (1 + βa 0 ) (1.6) R out (f = 0) R βa 0 //(R 1 + R 2 ) R βa 0 (1.7) Amplificatore invertente (Fig. 1.3) Posto A f (ω) = (ω) (1.8)

7 1. Amplificatori operazionali in circuiti con retroazione negativa 6 R 2 R 1 Z in Z out Figura 1.3: Amplificatore invertente. risulta dove e Inoltre e A f (ω) (β 1)A(ω) 1 + βa(ω) = A 0 f 1 + j ω ω Hf (1.9) ω Hf = ω H (1 + βa 0 ) (1.10) A 0f = (β 1)A βa 0 (1.11) R in (f = 0) R 1 + R A 0 //R id R 1 (1.12) R out (f = 0) R βa 0 //(R 1 + R 2 ) R βa 0 (1.13)

8 1. Amplificatori operazionali in circuiti con retroazione negativa Esercizi Negli esercizi di questo capitolo, quando non altrimenti specificato, per gli amplificatori operazionali impiegati saranno assunte le seguenti caratteristiche R 0 = 0Ω, R id =, CMRR =, V OS = 0V, I B1 = I B2 = 0A, SR = e risposta in frequenza a singolo polo (1.1). Esercizio L amplificatore non invertente di Fig.1.2 presenta in continua un guadagno reale di 40dB ed una resistenza di uscita di 0.1Ω. Calcolare il guadagno in continua dell amplificatore operazionale impiegato, assumendo R 0 = 200Ω. Fornire un dimensionamento per R 1 e R 2. Soluzione. L amplificatore non invertente in continua presenta un guadagno A 0f A βa 0 = = 100 (1.14) ed una resistenza di uscita pari a R out R βa 0 = 0.1Ω (1.15) Assumento R 0 = 200Ω dalla precedente equazione si ottiene Usando questo risultato nella (1.14) si ricava Pertanto dalla (1.16) si ottiene 1 + βa 0 = 2000 (1.16) A = (1.17) β = R 1 R 1 + R 2 (1.18) da cui un possibile dimensionamento dei resistori si ha ponendo R 1 R 2 = 99kΩ. = 1kΩ e - - Esercizio Si consideri per l inseguitore di tensione di Fig. 1.4 un amplificatore operazionale con guadagno in continua di 80dB e frequenza di taglio a 3dB di 20Hz. Calcolare l errore commesso dall inseguitore alla frequenza di 20kHz.

9 1. Amplificatori operazionali in circuiti con retroazione negativa 8 Figura 1.4: Inseguitore di tensione. Soluzione. Impiegando un amplificatore operazionale ideale questo circuito ha una funzione di trasferimento (ω) = 1 (1.19) ideale L unica non idealità da considerare è il guadagno finito e dipendente dalla frequenza (1.1). Sostituendo all operazionale ideale il modello di Fig. 1.1 si ottiene (ω) = A(ω) 1 + A(ω) = A A 0 + j ω ω H (1.20) Essendo A 0 = = 10 4 e ω H = 2π 20 rad/s si ottiene da cui (2π ) j10 3 = j (1.21) (2π ) (1.22) L errore commesso è dato dal FGE (Fractional Gain Error) F GE f=20khz = G reale G ideale G ideale = = 0.5% (1.23) - - Esercizio Si realizzi un amplificatore di tensione con frequenza di taglio f Hf 30kHz, e che presenti in continua R in 1GΩ, R out 0.5Ω e guadagno (ω = 0) = 400

10 1. Amplificatori operazionali in circuiti con retroazione negativa 9 Per il progetto si utilizzi una cascata di uno o più stadi identici che impieghino un amplificatore operazionale reale dalle seguenti caratteristiche R id = 800kΩ, R 0 = 50Ω, A 0 = , f T = 1MHz Soluzione. Il progettista deve stabilire nell ordine: 1. Il tipo di stadio da usare (amplificatore invertente o non invertente) 2. Il numero necessario di stadi Al primo punto si trova facile risposta osservando che in una cascata di amplificatori invertenti o non invertenti la resistenza di ingresso e la resistenza di uscita della cascata di stadi è sostanzialmente definita dalla resistenza di ingresso del primo stadio e dalla resistenza di uscita dell ultimo stadio. Dalle specifiche di progetto, l elevata resistenza di ingresso richiesta deve indurre il progettista ad optare per stadi amplificatori non invertenti (altrimenti, essendo in un amplificatore invertente R in R 1 si renderebbe necessario il vincolo non realistico R 1 1GΩ). La risposta al secondo punto è determinabile per tentativi, verificando se - partendo da un singolo stadio - è possibile soddisfare le specifiche del progetto. Verifica per un singolo stadio Considerando un amplificatore non invertente si ha A 0f A βa 0 = 400 (1.24) da cui, essendo A 0 = , β 1/400. Impiegando l operazionale proposto nel singolo stadio si ottiene R in R id (1 + βa 0 ) = ( ) < 10 9 Ω (1.25) che non permette di soddisfare la condizione sulla resistenza di ingresso. Verifica per una cascata di due stadi Essendo richiesto l utilizzo di stadi identici, il guadagno di ognuno di essi dovrà essere tale da soddisfare (ω = 0) = (ω = 0) tot Vout (ω = 0) 1 = 400 (1.26) 2 da cui (ω = 0) = (ω = 0) 1 = 400 = 20 (1.27) 2 Per ogni stadio quindi si ha A 0f A βa 0 = 20 (1.28)

11 1. Amplificatori operazionali in circuiti con retroazione negativa 10 da cui, essendo A 0 = , β 1/20. Impiegando l operazionale proposto, la resistenza di ingresso presentata dal primo stadio è R in R id (1 + βa 0 ) = ( ) > 10 9 Ω, (1.29) soddisfacendo la specifica sulla R in. Per quanto riguarda la R out presentata dal secondo stadio (l ultimo della cascata) si ha R out R βa 0 = < 0.5Ω (1.30) soddisfacendo la specifica sulla R out. Rimane da verificare che la frequenza di taglio f Hf tot dell amplificatore determinato dalla cascata dei due stadi sia superiore a 30kHz. A tale scopo, la frequenza di taglio f Hf di ogni singolo stadio è pari a f Hf = f T (1 + βa 0 ) 106 A 0 20 = 50kHz (1.31) In una cascata di N stadi identici, la frequenza di taglio a 3dB è data da f Hf tot = f Hf 2 1/N 1 (1.32) da cui, nel caso considerato per N = 2, si ha f Hf tot 32kHz > 30kHz, che soddisfa l ultimo vincolo di progetto. Per completare l esercizio, rimangono da dimensionare R 1 e R 2, per cui 1 β = 1 + R 2 R 1 = 20 { R1 = 10kΩ R 2 = 190kΩ (1.33) - - Esercizio Nel circuito di Fig. 1.5 è impiegato un amplificatore operazionale con guadagno ideale ma affetto da correnti di polarizzazione I B1 = I B2 = 1µA, tensione di offset V OS = 4mV e slew rate SR = 4V/µs. Determinare il valore di R K affinchè la componente in uscita legata alle non idealità introdotte sia indipendente dal tempo. Assumendo in ingresso un gradino di tensione di 2V, determinare il valore limite della costante di tempo τ = RC compatibile con lo slew rate dell operazionale. Soluzione. Sostituendo all operazionale ideale il modello dell operazionale reale di Fig. 1.1 con le non idealità introdotte si ottiene il circuito di Fig. 1.6 da cui V x = V OS I B R K (1.34)

12 1. Amplificatori operazionali in circuiti con retroazione negativa 11 C R R K Figura 1.5: Integratore compensato. I B I C C R V y V x opamp ideale R K V OS I B Figura 1.6: Modello circuitale per l esercizio

13 1. Amplificatori operazionali in circuiti con retroazione negativa 12 Facendo il bilancio delle correnti al nodo y si ottiene dove (t) V y (t) R I C (t) = C d dt (V y(t) (t)) = I B + I C (t) (1.35) è la corrente istantanea che attraversa la capacità C. Essendo l amplificatore operazionale nel circuito in analisi un operazionale ideale retroazionato negativamente, vale il principio del cortocircuito virtuale ai suoi morsetti per cui V y (t) = V x = costante da cui I C (t) = (t) R I B V OS I B R K R = C d dt (t) (1.36) Affinché l uscita non vari nel tempo a causa delle non idealità introdotte è necessario che I B + V OS I B R K = 0 (1.37) R ovvero che R K = R + V OS /I B. In tal caso infatti si ottiene V y = V x = I B R e per l uscita t (t) = I B R V C (0) 0 (θ) dθ (1.38) RC Essendo lo slew rate dell operazionale limitato, deve risultare d dt (t) = (t) max CR SR = V/s (1.39) max Assumendo in ingresso un gradino di ampiezza 2V deve essere CR = s (1.40) - -

14 Capitolo 2 Amplificatori operazionali in circuiti a retroazione positiva Per la corretta risoluzione degli esercizi di questo capitolo, è bene ricordare che nell analisi dei circuiti con amplificatori operazionali con uscita in saturazione NON è possibile applicare il principio del cortocircuito virtuale ai suoi morsetti. Negli esercizi di questo capitolo, quando altrimenti non specificato, per gli amplificatori operazionali impegati saranno assunte le seguenti caratteristiche R 0 = 0Ω, R id =, CMRR =, V OS = 0V, I B1 = I B2 = 0A, SR =. Per semplicità, gli amplificatori operazionali sono supposti di tipo rail to rail e con risposta V 0 (V id ) ideale riportata in Fig Trigger di Schmitt Esercizio Si consideri il circuito in Fig Determinare l andamento della tensione di uscita in funzione di quella di ingresso, assumendo una alimentazione duale con V cc = 10V, R 1 = 1kΩ e R 2 = 3kΩ. V O V cc V id V O V id V ee Figura 2.1: Guadagno ideale di un amplificatore operazionale con saturazione

15 2. Amplificatori operazionali in circuiti a retroazione positiva 14 R 2 R 1 +V cc V x V cc Figura 2.2: Trigger di Schmitt a logica positiva. Soluzione. Una rapida analisi del circuito evidenzia come per 0 il sistema diverga (saturi) a ±V cc (è una conseguenza della instabilità della soluzione = = 0). Il circuito va analizzato verificando quali valori della tensione di ingresso siano compatibili con l uscita in saturazione. Essendo la corrente entrante nei morsetti dell operazionale nulla, risulta V x = ( )R 1 R 1 + R 2 + = β + (1 β) (2.1) Dal momento che V id > 0 = V cc e che V id < 0 = V cc risulta Condizione di compatibilità per affinchè = V cc Dalla (2.1) V id = V x > 0 > βv cc 1 β = 10/4 3.33V (2.2) 3/4 Condizione di compatibilità per affinchè = V cc Dalla (2.1) V id = V x < 0 < + βv cc 1 β = +10/4 3.33V (2.3) 3/4 Assumendo di far variare in modo monotono crescente l ingresso da 10V a +10V si ottiene pertanto il grafico (a) riportato in Fig Viceversa, assumendo di far variare in modo monotono decrescente l ingresso da +10V a 10V si ottiene il grafico (b). Se ne evince che il circuito è affetto dalla isteresi riportata nel grafico (c). - -

16 2. Amplificatori operazionali in circuiti a retroazione positiva 15 +V cc (a) 10V +3.33V +10V V cc +V cc (b) 10V 3.33V +10V V cc +V cc (c) 10V 3.33V +3.33V +10V V cc Figura 2.3: Isteresi del trigger di Schmitt a logica positiva dell Es

17 2. Amplificatori operazionali in circuiti a retroazione positiva 16 1kΩ V y 1kΩ +15V 1kΩ V x T +2V R L 15V 1kΩ T Figura 2.4: Circuito dell Es Circuiti con retroazione positiva e negativa Esercizio Determinare per il circuito in Fig. 2.4 la corrente I L che scorre nel resistore R L, assumendo R L = 0.5kΩ. Soluzione. Nel circuito sono presenti una retroazione positiva ed una negativa. L insieme dei valori per cui il circuito ammette soluzione è determinato dai punti fissi del sistema, ovvero da quei valori delle tensioni ai nodi e delle correnti nei rami per cui sono congiuntamente soddisfatte tutte le leggi che regolano il circuito (equazioni di Kirchoff per le correnti ai nodi, ecc...). Al fine di poter individuare i punti fissi del sistema in questo tipo di circuiti si rende in generale necessario porre volta per volta l amplificatore operazionale in uno dei suoi possibili stati ideali (vedi Fig. 2.1): 1. uscita satura a +V cc (V id > 0) 2. uscita satura a V cc (V id < 0) 3. uscita non satura ad un qualunque valore di tensione compreso fra V cc e V ee, con V id = 0 ed esaminare l esistenza di soluzioni per il circuito. Osservando che la corrente che scorre nel carico R L è data da V x /R L, può essere utile sostituire il blocco alla sinistra della sezione T T con un equivalente circuitale di Thevenin, in cui R eq = 1kΩ//0.5 kω 0.33kΩ e V eq = V, (Fig. 2.5). Applicando il principio di sovrapposizione degli effetti si ha per la tensione V x 1 V x = V 0.33 out V (2.4)

18 2. Amplificatori operazionali in circuiti a retroazione positiva 17 1kΩ V x 0.33kΩ V x +2V R L +0.67V Figura 2.5: Equivalente di Thevenin. Per la tensione V y invece si ha semplicemente V y = = 0.5. (2.5) Se si avesse prevalenza della retroazione negativa su quella positiva, per il principio del cortocircuito virtuale ai morsetti dell amplificatore operazionale si avrebbe V x = V y, ovvero 0.5V = 0.5, (2.6) che implica = 2V. Se invece prevalesse la retroazione positiva, l uscita saturerebbe a +15V (con V x > V y ) o a 15V (con V x < V y ). Dalle relazioni (2.4) e (2.5) è facile verificare che queste sono condizioni impossibili, e che il circuito ha un unica soluzione per = 2V. Dalla (2.4) si ha direttamente V x = 1V da cui I L = 1 0.5mA = 2mA. Commento ai risultati La soluzione individuata è una soluzione stabile, la cui stabilità è indotta dalla prevalenza della retroazione negativa su quella positiva. Eseguendo una analisi alle variazioni del circuito ad anello aperto 1 nell intorno del punto = 2V, una variazione infinitesima dv k della tensione V k comporta una variazione dv y = dv k R 1 R 1 +R 2 = dv k /2 sul morsetto invertente ed una variazione dv x = dv k R L //R 4 R L //R 4 +R 3 = dv k /4 sul morsetto non invertente, da cui sull uscita dell operazionale è indotta una variazione dv o = A dv id = A (dv x dv y ) = A dv k 4 (2.7) col predominio della retroazione negativa su quella positiva. In tale condizione, a seguito di una perturbazione, il sistema tende naturalmente a ristabilizzarsi sul suo unico punto di equilibrio caratterizzato da = 2V Ovvero staccando l uscita dell amplificatore operazionale e collegando il nodo ad un generatore indipendente V k

19 2. Amplificatori operazionali in circuiti a retroazione positiva 18 R 2 R 3 V x +V cc R 1 D V y V cc Figura 2.6: Circuito dell Es Esercizio Si consideri il circuito in Fig. 2.6, in cui V cc = 10V, R 1 = 1kΩ,R 2 = 10kΩ,R 3 = 9kΩ e si assuma per il diodo D il modello ideale 2 con caduta di tensione V ON = 0.5V. Determinare l insieme dei valori di per cui il circuito ammette soluzione. Soluzione. Analogamente a quanto visto nell Es , nel circuito di Fig. 2.6 sono presenti una retroazione positiva ed una negativa. Anche in questo caso, al fine di poter individuare i punti fissi del sistema saranno cercate soluzioni che siano compatibili con l amplificatore operazionale posto volta per volta in uno dei suoi possibili stati ideali (vedi Fig. 2.1): 1. uscita satura a +V cc (V id > 0) 2. uscita satura a V cc (V id < 0) 3. uscita non satura ad un qualunque valore di tensione compreso fra V cc e V ee, con V id = 0 1) Ipotesi di uscita dell operazionale satura a +V cc (V id > 0) Il diodo in tale condizione è in conduzione, per cui - in riferimento al modello ideale del diodo - qualunque sia la corrente sul resistore R 3 si ha V x = 0.5V. La tensione V y invece è data semplicemente dal partitore V y = V cc R 1 = V (2.8) R 1 + R Applicando tale modello al diodo D nel circuito di Fig. 2.6, la corrente I D verso massa che scorre nel diodo è nulla per V x < V ON e qualunque (positiva) per V x = V ON.

20 2. Amplificatori operazionali in circuiti a retroazione positiva 19 Ma allora abbiamo ottenuto V x < V y V id < 0 che è un assurdo poichè contraddice l ipotesi. Ne consegue che per = +V cc il circuito non ammette soluzione. 2) Ipotesi di uscita dell operazionale satura a V cc (V id < 0) In tal caso il diodo è interdetto e sul resistore R 3 non scorre corrente. Ne consegue che V x = = V cc = 10V. V y invece è data dal partitore V y = V cc R 1 = V (2.9) R 1 + R 2 11 Abbiamo trovato in questo caso V y > V x V id < 0. Ne consegue che per = V cc il circuito ammette soluzione. Per concludere è necessario analizzare se esistano altre soluzioni compatibili con la 3) Ipotesi di uscita dell operazionale non satura ad un qualunque valore di tensione compreso fra +V cc e V cc, con V id = 0 In questo caso deve essere necessariamente V x = V y. Se il diodo è interdetto ( < V ON ) abbiamo che V x =, e V y = R 1 = R 1 + R 2 11 (2.10) da cui V x = V y se e solo se = 0. Se il diodo è in conduzione ( V ON ), si ha che V x = 0.5V e che l unico valore di per cui V y = 0.5 dalla (2.10) è = 5.5V. Ricapitolando risulta che il circuito ammette soluzione per i valori di Commento ai risultati { 10V, 0V, 5.5V }. I tre valori sopra individuati sono soluzioni formali del problema, ma solo i valori = 10V e = +5.5V rappresentano soluzioni stabili del circuito, mentre la soluzione = 0V è instabile. Questo è dimostabile operando come nell Es Si consideri ad esempio la soluzione = 0 e si analizzi alle variazioni il circuito ad anello aperto 3 nell intorno di questo punto. Ne consegue che nell intorno di = 0 il diodo è un circuito aperto e che una variazione d al nodo comporta una variazione dv x = d al nodo V x, mentre la stessa variazione d comporta una variazione dv y = dv 1 out R 1 +R 2 R = dvout 11 al nodo V y. Ne consegue che sull uscita dell operazionale è dv o = AdV id = A(dV x dv y ) = A(d d 11 ) = A10 11 d (2.11) col predominio della retroazione positiva su quella negativa. In tale condizione, a seguito di una perturbazione, il sistema tende a divergere dal punto considerato 3 Ovvero staccando l uscita dell amplificatore operazionale dal nodo

21 2. Amplificatori operazionali in circuiti a retroazione positiva 20 R A R U +V cc +V cc V cc V x R D V cc V C C R Figura 2.7: Generatore di onda quadra. = 0V. E lasciato per esercizio effettuare lo stesso tipo di analisi per le due soluzioni stabili = 10V e = +5.5V (Per il punto = 10V sono di interesse solo le perturbazioni positive, giacché l uscita non può divergere negativamente oltre i 10V ) Circuiti astabili Generatori di onda quadra Esercizio Si consideri il generatore di onda quadra in Fig. 2.7 con R U = 2kΩ, R D = 3kΩ, R A = 2kΩ, R = 1kΩ, C = 1µF, V cc = 10V. Calcolare il periodo ed il duty cycle del segnale generato. Soluzione. L uscita dell operazionale rimane satura a +V cc fintanto che V x > V C. Ponendo quindi = V cc si trova che V xu = (V cc ( V cc )) R D R D + R U //R A V cc = 5V (2.12) Analogamente, l uscita dell operazionale rimane satura a V cc fintanto che V x < V C. Ponendo = V cc si trova che V xd = (V cc ( V cc )) R D //R A R U + R D //R A V cc = 2.5V (2.13)

22 2. Amplificatori operazionali in circuiti a retroazione positiva 21 I valori della tensione V C che determinano la commutazione del circuito sono pertanto 5V e 2.5V. Fissato in t = 0 l istante della commutazione dell uscita dell operazionale si ha che V C (t) = ( V C (0))(1 e t/rc ) + V C (0) (2.14) Assumendo commutato su V cc = 10V e V C (0) = 2.5V si ha che il periodo di tempo t U per cui l uscita è alta è il tempo per cui è verificata l equazione V CU ( t U ) = (10 ( 2.5))(1 e t U /RC ) 2.5 = 5V = V xu (2.15) da cui t U = RC ln ms (2.16) analogamente, assumendo commutato su V cc = 10V e V C (0) = 5V si ha che il periodo di tempo t D per cui l uscita è bassa è il tempo per cui è verificata l equazione V CD ( t D ) = ( 10 5)(1 e t D/RC ) + 5 = 2.5V = V xd (2.17) da cui t D = RC ln ms (2.18) Ne consegue che il periodo del segnale generato è T = t U + t D = ms, mentre il duty cycle è duty cycle = t U T 57% (2.19) - -

23 Capitolo 3 Convertitori A/D e D/A Negli esercizi di questo capitolo, quando non altrimenti specificato, per gli amplificatori operazionali impiegati saranno assunte le seguenti caratteristiche R 0 = 0Ω, R id =, CMRR =, V OS = 0V, I B1 = I B2 = 0A, SR = e risposta in frequenza a singolo polo (1.1). In riferimento alle nozioni introdotte durante il corso, sarà utilizzata la seguente notazione: SNR : rapporto segnale rumore n : numero dei bit del convertitore f c = 1 T c : frequenza di campionamento [Hz] t conv : tempo di conversione del convertitore A/D [s] t acq : tempo di acquisizione del Sample and Hold (S&H)[s] t set : tempo di settling del S&H [s] t j jitter del ritardo di apertura del S&H [s] Droop : velocità di scarica della capacità di campionamento in fase di hold [V/s] V F S : tensione di fondo scala del convertitore A/D [V ] V LSB = V F S 2 n : risoluzione del converitore A/D [V ] 3.1 Acquisizione dei dati Esercizio Nello stadio Sample and Hold di Fig. 3.1 i due amplificatori operazionali sono caratterizzati da correnti di polarizzazione I b1 = I b2 = 0.1µA, e presentano una resistenza di ingresso di 10MΩ. Assumendo (t) 0;

24 3. Convertitori A/D e D/A 23 C A/D converter DIGITAL SIGNALS Figura 3.1: Stadio di acquisizione Sample and Hold banda di (t) = 5kHz; C = 1nF convertitore A/D a 6 bit; dinamica del convertitore sempre adattata alla dinamica del segnale di ingresso. Si determini 1. il valore limite per la somma dei tempi di settling e di acquisizione 2. il minimo valore della dinamica di se il tempo di conversione del convertitore A/D rappresenta il 75% del tempo totale disponibile per l acquisizione e conversione di un singolo campione alla frequenza di Shannon, ed se la la massima variazione di tensione sulla capacità di tenuta durante il tempo di conversione deve essere inferiore ad 1V LSB. Soluzione. Assumendo che il segnale di ingresso sia a banda limitata di 5kHz esso deve essere acquisito almeno ad una frequenza di campionamento f c 10kHz. Assumendo T c = 1/f c = 10 4 s deve risultare t acq + t set + t conv T c da cui, imponendo che il tempo di conversione dell A/D sia pari al 75% del tempo totale necessario all acquisizione e conversione del dato deve essere a cui corrisponde t acq + t set T c 4 = s t conv = 3(t acq + t set ) 3T c 4 = s (3.1) Adesso è necessario valutare il droop legato alle perdite del circuito. In particolare le non idealità introdotte determinano il modello di Fig L andamento

25 3. Convertitori A/D e D/A 24 A C R I b A/D converter DIGITAL SIGNALS B Figura 3.2: Modello usato nell Es A R C I b R B Figura 3.3: Scarica della capacità sul modello equivalente di Thevenin del bipolo A-B a valle (Es ) temporale della tensione sulla capacità segue un andamento esponenziale la cui espressione è di immediata determinazione una volta esplicitato l equivalente di Thevenin del circuito a valle della sezione A-B in Fig Durante la fase di hold la tensione ai capi della capacità segue la legge ) V C (t) = V C (0) (I b R + V C (0)) (1 e t RC che per valori di t << RC = 10 2 s può essere approssimata 1 considerando il troncamento ai termini di primo grado della serie di Taylor di (1 e t RC ) = t RC + o(t2 ) ottenendo V C (t) V C (0) (I br + V C (0)) t RC Il valore della capacità in t = 0 (inizio della fase di hold) è pari a, per cui si richiede che alla fine della conversione la variazione della tensione ai capi della capacità non sia superiore a V LSB = V F S 2 ovvero, essendo il convertitore a n = 6 n bit (I b R + ) t conv < V F S RC 2 6 (3.2) La (3.2) pone la condizione più stringente quando = V F S, da cui si ottiene (1 + V F S )t conv < V F S Condizione ampiamente soddisfatta, considerando la (3.1)

26 3. Convertitori A/D e D/A 25 ovvero V F S > 6400t conv t conv Assumendo t conv = (il massimo ammissibile per t conv ) si ottiene V F S > 0.93V. - -

27 Capitolo 4 Elettronica digitale 4.1 Invertitori n-mos Esercizio Si consideri l invertitore di Fig Trascurando l effetto body e la modulazione di canale, calcolare V OL, V OH e la potenza statica media dissipata assumendo per i due transistor V dd = 5V, K n1 = 100µA/V 2, K n2 = 400µA/V 2, V T n = 1V. Soluzione. Il transistor M 1 è connesso a diodo, ovvero su di esso scorre una corrente nulla per V dd < V T n, mentre per V dd V T n, risultando sempre verificata la condizione di saturazione, scorre una corrente circa 1 pari a K n1 (V dd V T n ) 2. La tensione di uscita V OL è ottenuta assumendo in ingresso la tensione V OH e viceversa. Calcolo di V OH. Per un corretto funzionamento di questo tipo di strutture circuitali è necessario che la tensione V OL posta in ingresso sia tale da interdire il transistor pilotato M 2 (ovvero V OL < V T n ). Assumendo per ipotesi tale condizione verificata, in seguito ad una transizione alto-basso del segnale di ingresso, la capacità connessa al nodo di uscita viene caricata attraverso M 1 alla tensione V dd V T n, valore oltre il quale si ha l interdizione di M 1. Pertanto se ne evince che per questo invertitore V OH = V dd V T n = 4V. 2 Calcolo di V OL. Posto = V OH è ragionevole assumere che il transistor M 2 si trovi in regione di triodo. Tale supposizione è giustificata osservando la Fig. 4.2, ed avendo ipotizzato V OL < V T n. Il valore dell uscita = V OL è determinato imponendo l uguaglianza fra le correnti che scorrono nei due transistor: K n2 [2(V GS2 V T n )V DS2 V 2 DS2] = K n1 (V GS1 V T n ) 2 (4.1) 1 Ovvero trascurando la modulazione di canale e l effetto substrato. 2 Tenendo conto dell effetto body, sarebbe corretto scrivere V OH = V dd V T n1(v OH), poichè se > 0 per il transistor M 1 risulta V SB > 0.

28 4. Elettronica digitale 27 V dd D M 1 G S G D S M 2 Figura 4.1: Inverter n-mos con carico attivo connesso a diodo. I [ma] I = V OH I V OL [V] Figura 4.2: Individuazione grafica del punto = V OL per il circuito di Fig da cui, assumendo V GS2 = = V OH = 4V K n2 [2(V OH V T n )V OL V 2 OL] = K n1 (V dd V OL V T n ) 2 (4.2) V OL 32 ± { 0.55V 5.8V ( soluzione impossibile) (4.3) Verifica dei risultati. Per la convalida dei risultati ottenuti è necessario verificare le ipotesi fatte: V OL 0.55V (V OL < V T n ) è verificata; V OL 0.55V (V OL < V OH V T n ), ovvero il transistor M2 è effettivamente in regione di triodo.

29 4. Elettronica digitale 28 V dd M 1 M 2 C L Figura 4.3: Inverter CMOS con carico capacitivo C L. Calcolo della potenza statica media dissipata. L invertitore dissipa potenza statica solo nello stato = V OL, poichè nello stato = V OH il transistor M2 è in condizione di interdizione. Assumendo i due stati dell inverter equiprobabili risulta P Dstat = P D stat (V OL ) + P Dstat (V OH ) = P D stat (V OL ) = 2 2 (4.4) = V dd I 1 (V OL ) = V ddk n1 (V dd V OL V T n ) (4.5) 2.95mW (4.6) Invertitori C-MOS Esercizio Si consideri l invertitore di Fig. 4.3 dove i due transistor sono caratterizzati da V T n = V T p = 1V. Assumendo V dd = 1.5V determinare l andamento della tensione di uscita in funzione di quella di ingresso (caratteristica statica). Soluzione. Analizziamo il comportamento del circuito variando in modo crescente la tensione di ingresso da 0V a V dd = 1.5V. Il transistor M 1 è in conduzione se > V T n = 1V, mentre il transistor M 2 è in conduzione se < V dd V Tn = 0.5V. Ne consegue che per 0 < 0.5V il transistor M 2 è interdetto, mentre

30 4. Elettronica digitale 29 M 1 è in conduzione, mantenendo l uscita a V dd = 1.5V. Per 0.5 1V entrambi i transistor sono interdetti. In questa situazione la capacità C L si mantiene carica alla tensione = 1.5V. Per 1 < 1.5V il transistor M 2 passa alla conduzione, portando l uscita a = 0V. L analisi si completa facendo variare in modo decrescente la tensione di ingresso da 1.5V a 0V, ottenendo in conclusione il ciclo di isteresi riportato in Fig V 0V 0.5V 1.0V 1.5V Figura 4.4: Isteresi del circuito di Fig. 4.3 con V dd = 1.5V, V T n = V T p = 1V. - - Esercizio Determinare il prodotto ritardo-potenza dissipata per l inverter di Fig. 4.3 assumendo la porta pilotata da un segnale di clock con frequenza 10MHz a transizioni logiche istantanee, V dd = 5V, V T n = V T p = 1V, µ n C ox = 2µ p C ox = 50µA/V 2, W n = W p = 2µm, L n = L p = 1µm e C = 2pF. Soluzione. L inverter CMOS non è simmetrico, poiché si ha K n = 1 2 µ nc ox W n L n = 50µA/V 2 e K p = 1 2 µ W p pc ox L p = 25µA/V 2. Dalla espressione dei tempi di propagazione per questo tipo di struttura si ha t P HL = ed essendo K n = 2K p il ritardo t P LH risulterà doppio, t P LH = V dd C 6.25ns, (4.7) 2K n (V dd V T n ) 2 V dd C 12.5ns. (4.8) 2K p (V dd V T p ) 2

31 4. Elettronica digitale 30 Il ritardo di propagazione è quindi di t P = ( )/2 ns 9.38ns. E bene confrontare questi ritardi con il semi-periodo del segnale di clock 3, in modo da poter verificare l assunzione che ad ogni commutazione l uscita abbia esaurito il suo transitorio in modo ragionevole. T ck = 1 f ck = 100ns, (4.9) da cui un semiperiodo di 50 ns. La proporzione fra il ritardo di propagazione t P LH (quello più lento) e il semi-periodo è di 1 : 4, da cui si può concludere che le commutazioni avvengono quando il transitorio è esaurito e la capacità ha raggiunto il valore V OL = 0V o V OH = 5V. Essendo il segnale di pilotaggio a transizioni logiche istantanee, la potenza dissipata dinamicamente dal dispositivo è unicamente legata alla carica e scarica della capacità C durante ogni periodo. Dalle espressioni discusse durante il corso si ha quindi P = Cf ck V 2 dd = = 0.5mWatt, (4.10) e quindi un prodotto ritardo-potenza pari a P t P = 0.5mWatt 9.38ns = 4.69pJ. (4.11) - - Esercizio Si consideri la cascata di due invertitori identici di Fig Assumendo i transistor caratterizzati da V T n = V T p, W n = L n = L p, µ n = 2.5µ p, K n = K p 1. fornire una stima approssimata del carico capacitivo del primo inverter; 2. calcolare il tempo di propagazione del primo inverter, assumendo in ingresso un segnale ideale a transizioni istantanee. 3. Risolvere i punti 1) e 2) assumendo V T n = V T p, W p = W n = L n = L p, µ n = 2.5µ p. Soluzione. Il primo inverter presenta un carico capacitivo dato della capacità di ingresso del secondo inverter. Soluzione ai punti 1) e 2). In prima approssimazione la capacità risultante corrisponde alla somma C L C ox (W n L n + W p L p ) = 3.5 C ox W n L n 3 Questo è tempo in cui il segnale di ingresso rimane stabile prima di una nuova commutazione.

32 4. Elettronica digitale 31 V dd M 1 M 3 M 2 M 4 Figura 4.5: Cascata di due invertitori CMOS. Il risultato è calcolato tenendo conto che essendo L n = L p e µ n = 2.5µ p risulta (K n = K p ) (W p = 2.5W n ). Il tempo di propagazione è dato da t P = t P HL + t P LH 2 Il tempo t P HL corriponde a quello necessario alla tensione di uscita per passare da V OH a metà dello swing logico. In questo caso la capacità è scaricata attraverso l nmos, da cui ( ) VOH V OL 2 C L t P HL = V dd 3.5 W n L n C ox I sat n 2K n (V dd V T n ) 2 (4.12) Analogamente si calcola il tempo t P LH t P LH ( VOH V OL 2 ) C L Con riferimento ai dati del problema si trova I sat p = V dd 3.5 W n L n C ox 2K p (V dd V T p ) 2 (4.13) t P V dd 3.5 W n L n C ox 2K n (V dd V T n ) 2 (4.14) Soluzione al punto 3). Con i nuovi dati risulta che in prima approssimazione la capacità C L corrisponde alla somma C L C ox (W n L n + W p L p ) = 2 C ox W n L n Analogamente al caso precedente le (4.12)-(4.13) risultano ) C L t P HL ( VOH V OL 2 I sat n = V dd W n L n C ox K n (V dd V T n ) 2 (4.15)

33 t P LH 4. Elettronica digitale 32 ( ) VOH V OL 2 C L = V dd W n L n C ox I sat p K p (V dd V T p ) 2 (4.16) Essendo W p = W n = L n = L p e µ n = 2.5µ p risulta K n = 2.5 K p da cui t P V dd W n L n C ox 2(V dd V T ) 2 ( ) = V dd 3.5 W n L n C ox K n K n 2K n (V dd V T n ) 2 (4.17) Commento ai risultati. Osservando le espressioni trovate si evidenzia come i tempi di propagazione di un inverter CMOS simmetrico (V T n = V T p e K n = K p ) con l n-mos realizzato ad area minima ha lo stesso tempo di propagazione di un inverter CMOS realizzato con entrambi i transistor ad area minima (con conseguente non simmetria legata a K n K p ). In quest ultimo caso tuttavia risulta che il t P LH è oltre due volte più grande del t P HL. - - Esercizio Quando il segnale di ingresso è un onda quadra reale a valori 0V 10V l inverter CMOS simmetrico di Fig. 4.3 con V dd = 10V e carico C L = 50pF assorbe mediamente una corrente di alimentazione pari a 0.8uA/kHz. Stimare qual è la componente di questa corrente che deriva dalla carica e scarica del carico capacitivo. Dire a quali cause è dovuta la parte rimanente della corrente media assorbita. Soluzione. Nell ipotesi che le costanti di tempo del circuito (R ON C L ) siano almeno 4-5 volte più piccole del periodo del segnale di ingresso, durante ogni periodo per la carica e scarica della capacità C L viene dissipata una energia circa pari a C L Vdd 2. Essendo l inverter alimentato costantemente a V dd, ne consegue che la corrente mediamente assorbita è pari a C L fv dd, dove f è la frequenza del segnale di ingresso. Normalizzando rispetto alla frequenza di lavoro si ottiene una corrente mediamente assorbita pari a C L V dd = = 0.5uA/kHz. La parte rimanente della corrente mediamente assorbita è dovuta alla corrente che attraversa la serie dei due transistor M 1 ed M 2 durante le transizioni del segnale di ingresso. - -

34 4. Elettronica digitale 33 +5V R C Figura 4.6: Circuito dell Es Logica cablata Esercizio Si consideri una connessione in logica cablata di tre porte logiche di tipo open drain, con un carico capacitivo di 1pF. Assumendo per la tensione di alimentazione V dd = 5V, assegnare alla resistenza di pull-up un valore compatibile con le seguenti specifiche: tempo di propagazione basso-alto < 10ns, V OL max = OL max = 0.4mA. Nei conti si assuma V OLnom = 0.2V. Soluzione. Il tempo di propagazione basso-alto è legato alla carica del condensatore attraverso il resistore di pull up. Assumendo l uscita delle porte logiche capaci di cambiare stato in tempi nulli, il tempo di propagazione basso alto coincide con il tempo che la tensione ai capi della capacità impiega a portarsi da V OL = 0V a V OH +V OL 2 = 2.5V. Dalla legge di carica del condensatore si ha da cui V C (t P LH ) = 5(1 e t P LH RC ) = 2.5V, (4.18) 0.5 = e t P LH RC tp LH = RC ln RC. (4.19) Dalla monotonicità della funzione logaritmica, imponendo t P LH < 10ns per C = 1pF si individua la disuguaglianza R < kΩ. (4.20) Per quanto riguarda la limitazione superiore su V OL si ha che V OL = V dd I OL R = 5V I OL R, (4.21) da cui, a parità di corrente I OL, maggiore è il valore del resistore R e minore è V OL. Il caso peggiore lo si ha quando una sola delle tre porte è con l uscita a

35 4. Elettronica digitale 34 livello logico basso, mentre le altre sono a livello logico alto: la tensione V OL infatti deve soddisfare anche la condizione V OLmax = OL = 0.4mA, che specifica la massima corrente che una singola porta può assorbire affinché risulti V OL V OLmax. Le specifiche del problema impongono quindi che risulti 5V I OL max R < 1V R > 10kΩ, (4.22) che fornisce il range di valori ammissibili 10kΩ < R < 14.5kΩ Logica CMOS Esercizio Assumendo A, B, C, D, E, F, G segnali digitali a livelli logici CMOS (V OH = V dd, V OL = 0V ), si realizzi in tecnologia CMOS la funzione logica Y = A + B C + E F G. (4.23) Soluzione. La funzione è riscrivibile nella forma Y = Z + E F G, dove Z = A + B C. Sfruttando le nozioni apprese durante il corso si ha la struttura riportata in Fig Memorie Esercizio Si consideri una memoria RAM statica da 2 kbit in tecnologia n- MOS con carico resistivo (Fig. 4.8). Assumendo V dd = 3.3V, si dimensionino i transistor e la resistenza di carico della cella elementare affinché la matrice di codifica presenti un consumo di 1W, e affinché il livello V OL della cella sia 0.2V. Si considerino per i transistor i seguenti parametri: µ n C ox = 70µA/V 2, V T n = 0.7V. Soluzione. La cella elementare è costituita da due inverter n-mos con carico resistivo interconnessi come in Fig In questo tipo di celle la dissipazione di potenza è legata alla corrente che fluisce sul transistor non interdetto (al quale è associata la memorizzazione di un livello logico basso), ovvero P = V dd I OL. Essendo la matrice di codifica costituita da 2048 celle (2kbit), la potenza dissipabile dalla singola cella deve essere P max < 1/2048 0, 48mW. A questa potenza corrisponde una corrente di I OLmax = P max /V dd 145µA. La corrente è legata alla tensione di V OL = 0.2V dalla V dd V OL R = R = R 21.4kΩ. (4.24)

36 4. Elettronica digitale 35 V dd E F G B C A Z E A B C F G Y = Figura 4.7: Soluzione dell Es V dd R R V o V o Figura 4.8: resistivo. Cella di memoria RAM statica in tecnologia n-mos con carico

37 4. Elettronica digitale 36 I [µa] V GS = V dd V dd R V OL V dd [V] Figura 4.9: Individuazione grafica della tensione V OL, per un inverter n-mos con carico resistivo. Come visibile dalla Fig. 4.9, la tensione V OL è determinata dalla intersezione della curva della corrente dell n-mos attivo, assumendolo pilotato dalla tensione V GS = V OH = V dd prelevata all uscita dell inverter con il transistor interdetto (si assume V OL < V T n ). Assumendo il transistor attivo in regione di triodo (0.2V = V OL = V DS < V GS V T n = = 2.6V ), si ha l equazione V dd V OL R = 1 2 µ nc ox W L ovvero, imponendo V OL = 0.2V da cui = W L W L [ 2VOL (V dd V T n ) 2 VOL 2 ], (4.25) [ 2 0.2( ) ], (4.26) 1.4. (4.27) - - Esercizio Una RAM dinamica con celle a singolo transistor ha capacità di memoria C M = 25fF. Considerando che la capacità associata alla bit-line sia C L = 49C M, calcolare la variazione di tensione della bit-line all atto della lettura di una cella, assumendo che la bit-line sia precaricata ad una tensione pari a (V OL + V OH )/2, con V OH = 1.9V e V OL = 0V (V OH è il valore alto effettivamente memorizzato nella cella). Stimare il tempo necessario affinché la tensione sulla bit-line sia stabilizzata assumendo di poter approssimare il transistor della cella in fase di lettura con un resistore R ON = 5kΩ.

38 4. Elettronica digitale 37 word-line C M C L bit-line Figura 4.10: Una cella di memoria a singolo transistor, con modello capacitivo della bit-line (Esercizio 4.5.2). Soluzione. In seguito alla precarica sulla capacità C L è immagazzinata una V carica Q L = C OH +V OL L 2 = 24.5C M V OH, mentre sulla capacità di memoria è immagazzinata una carica Q M = C M V OH D, dove D {0, 1} è il dato effettivamente memorizzato nella cella. Dopo l apertura della porta di trasmissione le capacità C M e C L si trovano connesse in parallelo, e la tensione V y sulla bit-line, esaurito il transitorio, è uguale a V y = Q M + Q L = V OH(D ). (4.28) C M + 49C M 50 La variazione di tensione sulla bit-line è quindi data da V = V OH (D ) V OH + V OL 50 2 = 0.5V OH 50 19mV. (4.29) Per la stima del transitorio, in riferimento al modello di Fig. 4.11, siamo interessati a studiare l andamento temporale della tensione V z = V x V y. Le tensioni V x e V y nel circuito sono legate al sistema di equazioni differenziali { dvx dt dv y dt = Vy Vx C M R = Vz C M R = Vy Vx C L R = Vz C L R (4.30) da cui si ha dv z dt = dv x dt dv y dt = V ( z ). (4.31) R C M C L

39 4. Elettronica digitale 38 V x V y C M C L Figura 4.11: Equivalente circuitale per lo studio del transitorio legato alla fase di lettura della cella. La precedente equazione differenziale è la classica legge di scarica di una capacità C eq = C M C L C M +C L (corrispondente alla serie di C M e C L ) attraverso un resistore R. La costante di tempo di questo circuito è τ = C eq R = 49C M R ps. Ponendo t = 3τ come il tempo necessario a V z per esaurire oltre il 98% del suo transitorio, si ha t 0.5ns.