( ) C BC. V b C BE. Emettitore Comune AC: EC AC (I)

Transcript

1 ettitore oune A: A (I) giovedì 8 giugno 205 Nel considerare il odello copleto del transistore occorre aggiungere le 2 capacità tra B ed e tra B e. Questo coplica parecchio i conti, per cui conviene liitarsi a soluzioni approssiate che, tuttavia, devono basarsi su dei presupposti consistenti. V b B g V B V V R BB R R o Q V o h ie B V e R V R Per ottenere una espressione copatta del guadagno di anello introduciao le seguenti definizioni: ( ) ZB hie sb Z g B z g Z B Z B Z B + R BB + ZF sb h g ie g h ie ( + ) Z Z ( R + R ) RM Rs RBB Ro MM B M RP hie R ZP ZB R opleenti di lettronica, V Anno LS Transistori

2 ettitore oune A: A (II) Per valutare il guadagno di anello usiao la solita tecnica: I A g V B V b B V R BB I T R R o h ie B V e R Ovviaente occorre fare intervenire olta algebra per risolvere il sistea: ZF sb ( ) ZB hie sb ( ) ZMM ZB RM + R Vo Ve Ve Ve VB IT + + R R ZB V e VB VB VB Vo + ZB RBB + Rs ZF V B Vo Vo Ve V I o T + + ZF R Ro he dopo olti calcoli fornisce: T ( + ) ZF + grzmm ( Rs + RBB + Ro )( RM + R + ZB ) gzrz P ZB R P O B F MM s BB o M B ( R + Z + R ) ( Z + R ) Z + ( R + Z ) ( R + R + R )( R + R + Z ) opleenti di lettronica, V Anno LS Transistori 2

3 ettitore oune A: A (III) In olti casi la frequenza liite di lavoro della rete è piccola rispetto ai possibili effetti introdotti da B, per cui Z F può essere considerata di valore e T si riduce a: g z R Z T P R + ZP + RO Inoltre R può essere in genere considerata anch essa di valore elevata alle frequenze di interesse, per cui: T gzrzp gzzp R + ZP + R O ghie R hf R + s Bhie Z s B + R + Bhie ZB + R hf R R + RBB + RS + sb hie RBB + RS + R Nel caso in cui R sia olto grande ci si riduce a: h T F + sbhie ( ) Otteniao un guadagno di anello a polo doinante. Se invece R 0 la rete ha il β più piccolo che si possa ipostare. Il sistea tende a coportarsi coe se fosse ad anello aperto, che risulta dato da: AOL T T ghie hf β R + sbhie Z h B ie + RBB + RS + sb h ie ( RBB + RS ) Nell ipotesi che la base sia pilotata in tensione, con R S olto piccola abbiao che: g A OL + sb RBB + RS ( ) opleenti di lettronica, V Anno LS Transistori 3

4 ettitore oune A: A (IV) In questa situazione estrea salta fuori l iportanza di avere un valore piccolo di R BB. Nell ipotesi in cui R S sia identicaente nulla: V b g V B V R BB R o h ie B V e Abbiao counque la presenza di un polo residuo dovuto alla sola R BB : AOL g + sbrbb Va ora riconsiderato che abbiao trascurato la presenza di B che dovrebbe essere in realtà tenuta in considerazione in questa circostanza estrea, specialente se non è di piccolo valore. Quindi ripartiao considerando sia R che B di valore finito, a supponendo R di valore estreaente elevato: gzz P B T ( Z + R ) ZF + gzmm ( Rs + RBB + Ro )( RM + R + ZB ) ( Z B + R ) Z F + ( Rs + RBB + Ro )( RM + R + ZB ) opleenti di lettronica, V Anno LS Transistori 4

5 ettitore oune A: A (V) Ricapitolando: V b B g V B V R BB R o h ie B V e R La forula copleta atura una seplificazione: gzz P ZB R T ( + ) ZF + gzmm ( Rs + RBB + Ro )( RM + R + ZB ) ( Z B + R ) ZF + ( Rs + RBB + Ro )( RM + R + ZB ) Z B ZBR g B Z B ZB + R ZB RM+ R ( Z + R ) ZF + g R RM + R+ ZB ( Z B + R ) ZF + ( Rs + RBB + Ro )( RM + R + ZB ) ( R + R ) ( ) [( + R + R )( R + R + Z )] s BB o M B [ ] s BB Ro gzbrzf + gzb + R ( ) Rs + R Rs RBB Ro BB+ R + + o ( ) ( ) ( Rs + RBB ) Ro ZB + R ZF + Rs + RBB + Ro + R R R R + ZB s + BB+ o RZF + ( Rs + RBB ) Ro + R ( Rs + RBB + Ro ) gzb Rs + RBB + R + ZB ZF + Rs + RBB Ro + R + ZB Rs + RBB + Ro ( ) ( ) ( )( ) gzb R s Rs + RBB ( ) s + + B Assuiao ora che R o >>R S +R BB : RZF + R o + R Rs + Ro ( ) ( R Z )( R R ) R R Z ZF + R o + + B s + o ( ) ( ) ( ) gz R B ZF + Rs + R Ro g Rs + R ZB g Rs + R T R s + R + Z Z B F + Ro Rs + R + ZB sb ( Rs + R ) + ZF 0 Transistori 5 opleenti di lettronica, V Anno LS (AA)

6 ettitore oune A: A (VI) V b B g V B V R BB R o h ie B V e R A questo punto vanno considerati 2 casi. Il prio è quando R è grande rispetto a Z B a frequenze sufficienteente elevate, e quindi anche Z F antiene valori elevati nell intervallo di frequenze in considerazione: { Z } P ZB R ZB Se invece R è trascurabile abbiao che da: T gzb h T g F zzp gzb + s B h ie RZF + R o + R( Rs + Ro) ( ) ( )( ) s R + R + ZB ZF + R o + R + ZB Rs + Ro Possiao seplificare R o grande nei confronti di R : gzbrr s o gzbrr T s o o + B s + o Rs + ZB Ro + ZBRs ( s + ZB) ZF + RR Z ( R R ) ( Rs + ZB) ZF + ( ) gzb R o R g o z 0 fino a frequenze oderate R Z s + ZB ZF + Ro + ZB Rs F ATTNZION: dalle relazioni ottenute sopra abbiao che T ha, nelle condizioni peggiori, zero e 2 poli. Perciò non ci si aspetta ai che un transistore singolo possa ostrare instabilità. opleenti di lettronica, V Anno LS Transistori 6

7 ettitore oune A: A (VII) V b B g V B V R BB R o h ie B V e R T Ro R g o zrs g zrs ZF + Ro + ZB R Z s F 0 fino a frequenze oderate Quindi il valore di T è olto piccolo fino alle edie frequenze nel caso R sia di valore trascurabile. Abbiao perciò che l anello del transistore è chiuso ad alta frequenza per la presenza di B perché la capacità è un eleento di reazione. Il transistore si coporta coe una rete a doppia reazione, quella dovuta ad R, se presente, e quella dovuta a B. Per seplicità possiao odellizzare il transistore coe un aplificatore reazionato dalla sola R, deterinare il odello dell aplificatore, quindi applicare la reazione dovuta a B così.. V i G M V i Ro R S R if R o I S B opleenti di lettronica, V Anno LS Transistori 7

8 onfigurazione ascode: introduzione (I) Si voglia costruire una struttura ad anello aperto avente la aggior larghezza di banda e guadagno possibile. Partiao ancora da questa configurazione: V h ie B B g V B V e V R o Riassuiao T, riforulandolo per R 0 partendo dalla (AA) di pag 5: T g Z B R S Z B + Z F + R S + Z F + Z B La struttura è reazionata dalla sola B. Assuendo per un attio che g sia risulta che V B è circa nulla e: d in particolare: Z F R S Z F R S Z F R S T T g Z B R S Z B + Z F + R S + Z F + Z B + g g Z B Z F Z B + Z F + R S + Z F + Z B + g opleenti di lettronica, V Anno LS Transistori 8

9 onfigurazione ascode: introduzione (I) Non dobbiao poi dienticarci della trasissione diretta: V h ie B B V R o VB ( + ) ZF Ro ZB ZF+ Ro + ZB ( ZF+ Ro) Z R B s + ZF+ Ro + ZB Ro Vc V V B c V B, Io Ro + ZF Ro Ro + ZF Io ZB ZF+ Ro + ZB ( ZF+ Ro) Z R B s + ZF+ Ro + ZB Z B ADIR Rs( ZF+ Ro + ZB) + ( ZF+ Ro) ZB Ovvero: A DIR T Z B Z B + Z F + R S + Z F + Z B + g opleenti di lettronica, V Anno LS Transistori 9

10 onfigurazione ascode: introduzione (I) In definitiva: g Z F Z B Z B + Z F + R S + Z F + Z B + g Un po di cosesi: g Z F Z B Z B + RR SS + Z F + R S Z B + g Z B Z B + R S + Z F g Z F + R S Z B Z B +R S + g opleenti di lettronica, V Anno LS Transistori 0

11 onfigurazione ascode: introduzione (I) Si voglia costruire una struttura ad anello aperto avente la aggior larghezza di banda e guadagno possibile. Partiao ancora da questa configurazione: V B h ie B g V B V e V R o La corrente di uscita, includendo anche la trasissione diretta, è: g ZB s Io B V s ZB( ZF + Ro) + Rs ZF + Ro + ( + gro) ZB g ZB s B V s ZB + Rs Z ( ) BR Z s F + Ro + + gro Z B + Ovviaente il caso in cui R S sia olto piccolo è la situazione più favorevole, visto che la struttura si coporta praticaente coe se fosse ad anello aperto: I sb g sb g sb g o s s s s V B F o s V Z + R V B + R sbro + o sb Il guadagno viene assiizzato quando è capacitivo: /s O : sb g I o o { sb g} V s s B o B + + so Un caso particolare, di nostro interesse, si ha quando l ipedenza R S è essa stessa capacitiva. Tipica ipedenza dei sensori di nostro interesse. opleenti di lettronica, V Anno LS Transistori

12 onfigurazione ascode : introduzione (II) Supponiao l ipedenza di sorgente capacitiva, S, e supponiao di essere interessati a capire cosa succede a frequenze elevate, trascurando quindi anche h ie : B g V B V s R o B V e Otteniao: g ZB s Io B V s ZB + Rs Z ( ) BR Z s F + Ro + + gro Z B + { sb g} s s B B + s + gr + R o o + sb s( B + s) Se vogliao assio guadagno di tensione l ipedenza di uscita la possiao pensare capacitiva: B g V B V s o B V e Vo Io s so B + s { sb g} 2 s o B so + g + + s 2 B so s o B s ( + ) opleenti di lettronica, V Anno LS Transistori 2

13 onfigurazione ascode: introduzione (III) Quindi: { sb g } 2 Io s s Vo o B so B + s so + g + + s 2 B so so( B + s ) 2 { sb g} s o ( B + s ) 2 B s s o B B + s so B + s + sb B + s + sob + gb ( ) ( ) { sb g} s ( + + ) + ( + ) + s o B s B B B s gb s { s B g} B + B + s B ( B ) B o + + s g s + B + B + s B + B + s B ( B + s ) o + B + B + s s { sb g} o B,B B ( B + s) g s + B + s Per cui abbiao che: sos { s B g } ( + ) g Io sovo 0 o B,B B B s s + o 0 B + s onseguenza del fatto che il transistore si coporta coe un aplificatore di tensione a frequenze elevate. Abbiao il fatto fondaentale che la frequenza del polo dipende dai paraetri del transistore. Inoltre il guadagno a frequenza zero è liitato a: o B Il risultato è dato dal fatto che nel odello approssiato considerato a frequenza nulla il odello è: B opleenti di lettronica, V Anno LS S - + A ω0 Transistori 3

14 onfigurazione ascode: introduzione (IV) Supponiao ora che l ipedenza di carico sia olto piccola: B g V B V s R o B V e i riduciao banalente a: I s o B + s { sb g } s s I B o B + s + sb s( B + s ) { sb g} s ( B + s ) B s s B B + s B + s + B s { sb g} B + s + B { sb g} sb + gr + R o o + sb s B s ( + ) oe avevao già anticipato qui non abbiao presente nessun polo: assia banda. Però dobbiao aggiungere qualche cosa se vogliao ottenere una tensione elevata, in luogo di una corrente. La pria cosa che viene in ente è un aplificatore di corrente: s B g V B V - + O B V e opleenti di lettronica, V Anno LS Transistori 4

15 onfigurazione ascode: introduzione (V) s B g V B V - + O B V e Infatti in questo caso l ipedenza di ingresso dell apli di corrente è piccola, per cui si ha che: Vo Io so obinando i due stadi: Vo s sb g B + s + B so Ora notiao che in D il guadagno non è liitato (in realtà occorre ricordarsi che abbiao trascurato la presenza delle ipedenze statiche) e che il coportaento in frequenza dipende essenzialente da O se si fa in odo da plasare il rapporto delle capacità al prio terine. Va osservato che il transistore non interviene con il valore assoluto dei propri coponenti, a solo dal rapporto considerato, dove S è ipostata. Questo è un grado di libertà iportante perché consente di progettare il transistore di ingresso in odo poco dipendente dalla risposta in frequenza. Ovviaente affinché il ragionaento sia valido occorre che l aplificatore di corrente abbia ipedenza di ingresso adeguataente piccola anche a frequenze elevate. Ovvero che la parte induttiva della sua ipedenza di ingresso sia adeguataente piccola. Per rispariare coponenti ed ottenere banda elevata l aplificatore di corrente lo si può realizzare di guadagno unitario con la configurazione a cascode. opleenti di lettronica, V Anno LS Transistori 5

16 onfigurazione ascode: introduzione (VI) Lo schea di principio della struttura con il buffer di uscita a guadagno di corrente unitario è questo: B g V B V s I i I i O B V e Vo s sb g B + s + B so La realizzazione più seplice che si possa ipleentare, largaente diffusa, è il cascode. Di cui qui vediao 2 esepi: I V o I I D V RF o V RF +V B I - I D V RF S V o I + I D V RF -V B S I D o opleenti di lettronica, V Anno LS Transistori 6

17 onfigurazione ascode: introduzione (VII) In entrabi i casi il odello per piccolo segnale è il seguente (la differente corrente di polarizzazione si riflette nel fatto che le due trasconduttanze sono distinte): B s g V B O B V e Base coune /g c R in_base_coune Ripartiao dalla relazione originale visto che R o non può essere trascurata: { sb g} s sb I I o o e V g o + + R + R o s o + s s + obinando le 2: { sb g} s s Vo B so B + s + gr + R o o + sb s( B + s ) { sb g} sb ( B + s ) s s B so B + s B + s + sb R + + gro B s so B + s + ( + gro ) B s so B B + s B s o B ( B s ) ( ) ( B + s ) o ( ) { sb g} B ( B + s ) R s o + + ( + g R ) { sb g} V + + s ( + ) ( + ) R I fora + B s o B Ro s + B s gro B B B s o II fora opleenti di lettronica, V Anno LS Transistori 7

18 onfigurazione ascode: introduzione (VIII) B s g V B O B V e Base coune /g c R in_base_coune La trasconduttanza g c non sarà olto dissiile da g. Definita g c αg si ha: s { sb g} Vo so B ( B + s ) Ro B + s + ( + gro ) s + B + R ( ) { s g } B B s o s B s ( ) ( ) o B B + s αg B + s + + g αg B s + ( ) B B + s αg 2 αgs so B ( B + s ) B + s + +α ( ) B s+αg α B ( B + s ) Se poi α è circa uguale ad : 2 gs Vo so B ( B + s ) B + s + 2 s + g B B ( B + s ) s g so B + s + 2B B + s s B + g B + s + 2B Quindi rispetto al caso in cui è identicaente nullo abbiao una perdita di qualità contenuta nel coportaento in frequenza. Ovviaente va valutato anche il coportaento in frequenza del transistore in configurazione a base coune. Tuttavia in questo caso vedreo subito che la sua larghezza di banda è la assia consentita dalla tecnologia. opleenti di lettronica, V Anno LS Transistori 8

19 onfigurazione ascode: introduzione (IX) Se poi α è circa uguale ad : 2 gs Vo so B ( B + s ) B + s + 2 s + g B B ( B + s ) s g so B + s + 2B B + s s B + g B + s + 2B d in particolare: 2 gs Io sovo B ( B + s ) B + s + 2 s + g B B ( B + s ) s g B + s + 2B B + s s B + g B + s + 2B Quindi: I o tende ad un valore finito entre se o 0, coe ci si aspetterebbe da un aplificatore di corrente. Questo va confrontato col caso senza cascode in cui avevao ottenuto che: Vo s { sb g} ( + ) g Valore finito o 0 B B s s + B + s sos { sb g} ( + ) g Io sovo o 0B B s s + B + s 0 opleenti di lettronica, V Anno LS Transistori 9

20 d eccoci quindi al Base oune: Base oune A: B A (I) R V FF R g V B V h ie B B R B R BB Nelle strutture di nostro interesse, a polo doinante, l effetto in frequenza della resistenza R BB è generalente trascurabile. se ne considera solo il ruore. Anche R può essere assunta di valore elevato. Per cui possiao ridurci al odello: R -g V h ie B B Ovviaente possiao partire dal guadagno di anello valutato per il : T gzb RZF + R o + R( Rs + Ro) ( ) ( )( ) s R + R + ZB ZF + R o + R + ZB Rs + Ro Se +R BB 0 anca la reazione di Z F, infatti dalla relazione sopra risulta la seguente seplificazione: opleenti di lettronica, V Anno LS ZBR T g Z B + R Transistori 20

21 Base oune A: B A (II) Se per un attio consideriao la trasconduttanza di valore otteniao che l escursione dell è trascurabile. R -g V h ie B B Per cui: Io sbro + R Osservazione: il guadagno dipende dalla resistenza di sorgente R. Di conseguenza all ingresso viene in realtà aplificata una corrente. Se aettiao che debba essere la corrente che scorra nella sola. Ad anello chiuso si ha: ZBR T g Z B + R T Io sbro + R T ZBR g sbro + R ZB + R ZBR + g Z B + R gzbr sbro + R ZB + R + gzbr gz B sbro + R + ( + gr) ZB R gz B Is Rs I sbro + R + ( + gr) ZB opleenti di lettronica, V Anno LS Transistori 2

22 Base oune A: B A (III) Al solito concentriaoci alle alte frequenze e trascuriao h ie per seplicità: -g R V I O B B Io R gzb Is sbro + R + ( + gr) ZB g R sb I ( ) s sbro + R + + gr s B R g Is sbro + sbr + ( + gr) Rg Is sbro + + gr BR s + + gr Is sbro + s B + g Il polo lo abbiao a frequenza g / B, che, coe sappiao, è la assia frequenza di operazione del transistore. Vi è anche la presenza di un polo dipendente dalla resistenza e dalla capacità B. Questo è inevitabile, la capacità B si soa in genere alla capacità in parallelo ad, olto grande nella realizzazione di aplificatori a grande guadagno ad anello aperto. Nell approssiazione adottata non c è trasissione diretta del segnale, che dovreo considerare se considerassio la resistenza R tra ed. opleenti di lettronica, V Anno LS Transistori 22

23 Base oune A: B A (IV) Per valutare l ipedenza di ingresso dobbiao riferirci alla configurazione sotto: -g V I O I S R h ie B B Assuendo g 0, ad anello aperto: Quindi: Rif Riaper R hie sb Rhie ZBR hie + R + sbrhie T T g Z B R + Rhie hie + R + sbrhie ZBR + g Z B + R Rhie ZB + R hie + R + sbrhie ZB + R + gzbr Rhie hie + R + sbhier hie + R + sbrhie R + ( + gr) ZB + sbhie Rhie + sbh ie + sbhie R + sbhier + ( + gr) hie Rhie R + ( + gr) hie BhieR s + R + ( + gr ) hie Rhie hie + ( + ghie ) R BhieR s + hie + ( + ghie ) R R hie >> sb + gr BR s + + gr g s ωt + Transistori 23 opleenti di lettronica, V Anno LS

24 Base oune A: B A (V) Ipedenza di uscita: -g V R h ie B B onsiderazione iportante. La corrente di uscita che viene reazionata è quella che scorre nel generatore di corrente soa della corrente di e di B. Pertanto per la reazione l ipedenza di carico è il parallelo tra /s B e. R h ie B B V T Assuendo che R sia di valore risulta che l ipedenza di uscita ad anello aperto ha un valore capacitivo, che viene resa ancora più elevata dalla reazione. Riconsiderando la configurazione a cascode si può concludere che il contributo in frequenza del B ha un effetto irrilevante, entre la sua ipedenza di ingresso, circa uguale a /g, consente di annullare la reazione dovuta a B del transistore di ingresso. opleenti di lettronica, V Anno LS Transistori 24

25 ollettore oune A: A (I) V V b B g V B R S R BB R R h ie B R L ipedenza R risulta in ad R, del tutto trascurabile in olte situazioni, tranne che quando R è un generatore di corrente. B è connessa a assa per un capo: V b g V B R BB B h ie B R Perciò anche l effetto di B risulta spesso del tutto trascurabile. Per cui il odello finale lo possiao ridurre a: V b g V B R BB h ie B R opleenti di lettronica, V Anno LS Transistori 25

26 ollettore oune A: A (II) V b g V B R BB h ie B R Ovviaente abbiao che β. Poi: T gzb{ RZF + R o + R( Rs + Ro )} ( R ) s o ( B)( s o) s + R + ZB ZF + RR + R + Z R + R gzbr ZBR g R B s + R + ZB Z + R ADIR R R + ZB Quindi: T ADIR V o + ( T+ ADIR ) T T T ZBR R ZB + R g + ZB R R Z + + B ZB + R + gzbr ( + gzb) R ( + gzb) R + ( + ) ( + ) ( sb + g ) R s ( R + R ) + + ( s + g ) R ZB gzb R RBB Rs ZB gzb R hie B BB s B R ADIR ω RBB + Rs + R opleenti di lettronica, V Anno LS Transistori 26

27 ollettore oune A: A (III) Fora alternativa che ette in luce l ω T del transistore: Vo ( + ) ( ) sb g R sb RBB + Rs + R + + gr gb g + V R R + gr BB+ s + s B + + gr g ω T + V R R + gr s BB+ s + R ω + T Perciò la configurazione garantisce la assia larghezza di banda, coe era da aspettarsi visto che opera a guadagno unitario. opleenti di lettronica, V Anno LS Transistori 27

28 Source oune A: S A (I) La configurazione a S è del tutto siile a quella ad. Anzi si confondono proprio se in A si assue che h ie sia di valore. Ovviaente il rapporto tra gli eleenti è differente. Nel transistore bipolare la capacità B può essere anche un fattore 50 volte più piccola della B. Nel MOS/JFT la struttura è sietrica e le capacità in questione sono olto più confrontabili, anche /2, /3. V G GD g V GS V i J R V o V i S R GS R D R o V Il odello per il transistore JFT/MOS si desue da quello del transistore bipolare una volta che si assua che: h ie e R BB 0 ZB sgs Z B Z B + Z g B z g Z B RM Rs Ro Z Z ( R + R ) ZF sb MM B M RP R ZP ZB R ZF sgd In pria istanza non si vedono olte differenze nei due casi: T ( + ) ZF + grdzmm ( Rs + Ro )( RM + R + ZB ) gzrdz P ZB R D P O B F D MM s o M B Transistori 28 ( R + Z + R ) ( Z + R ) Z + ( R + Z ) ( R + R )( R + R + Z ) opleenti di lettronica, V Anno LS

29 Source oune A: S A (II) V G GD g V GS V i J R V o V i S R GS R D R o V Il odello per il transistore JFT/MOS si desue da quello del transistore bipolare una volta che si assua che: h ie e R BB 0 ZB sgs Z B Z B + Z g B z g Z B Z Z ( R + R ) RM Rs Ro ZF sgs MM B M RP R ZP ZB R ZF sgd In pria istanza non si vedono olte differenze nei due casi: T ( + ) ZF + grdzmm ( Rs + Ro )( RM + R + ZB ) gzrdz P ZB R D P O B F D MM s o M ( R + Z + R ) ( Z + R ) Z + ( R + Z ) ( R + R )( R + R + Z ) Anche qui, specialente a grandi frequenze, R D può essere trascurato: T gzb RZF + ( RoRs + R( Rs + Ro) ) ( Z + R + R ) Z + R R + ( R + Z )( R + R ) B s F o s B s o B opleenti di lettronica, V Anno LS Transistori 29

30 Source oune A: S A (III) G GD g V GS V i R o S R GS Perciò ad alte frequenze il coportaento del JFT/MOS e del bipolare sono indistinguibili, a parte il valore assoluto degli eleenti in gioco. T gzb RZF + R o + R( Rs + Ro) ( R + R + Z ) Z + RR + ( R + Z )( R + R ) s B F s o B s o quindi dal odello già visto: V i G M V i Ro R S R A R o I S B gzbr + + o + Riff Rs RA ZF + Ro R + ( + gr ) ZB Dove: R ZF + Ro A ( ) B B ZF R R + Z R + g R Z o opleenti di lettronica, V Anno LS Transistori 30

31 Source oune A: S A (IV) G GD g V GS V i R o S GS Nel caso in cui R sia nulla: Io sgd g g V 2 s s GD GS R o + s{ GD R o + ( + g R o ) + GS } + In particolare, se e I S : Io sgd g g 2 s GD GS R o + s GD + g R o + GS { ( ) } sgd g g Is ( ) GDGSRo s GD + gro + GS s + GD ( + gro ) + GD Is NOTA BN: il rapporto tra GD e GS nel JFT/MOS è più grande che nel transistore bipolare e che la trasconduttanza del JFT/MOS è nettaente inferiore a quella del transistore bipolare a parità di condizioni di lavoro. opleenti di lettronica, V Anno LS Transistori 3

32 Drain oune D: D A (I) V V b GD g V GS R S R D R S GS R L ipedenza R D risulta in ad R, del tutto trascurabile in olte situazioni, tranne che quando R è un generatore di corrente. GD è connessa a assa per un capo: Thevenin g V GS DG S GS R Siccoe DG non è sepre trascurabile possiao tenerne conto applicando Thevenin al nodo G: e e GS g V GS R R s se + sgdrs e + sgdrs R opleenti di lettronica, V Anno LS Transistori 32

33 Drain oune D: D A (II) e g V GS e GS R Ovviaente abbiao che β. Poi: gzb{ RZF + RseRo + R ( Rse + Ro )} ( R + R + Z ) Z + R R + ( R + Z )( R + R ) T se B F se o B se o gzbr ZBR g R B se + R + ZB Z + R ADIR R R + ZB Quindi: T ADIR V e o e + e ( T+ ADIR ) T T T ZBR R ZB + R g + ZB R R Z + + B ZB + R + gzbr ( ) e + ( + ) ( sgs + g ) R + + ( + ) e ( ) + ( ) + gzb R + gzb R ZB g R ZB R se + ZB + gzb R e e hie sgsrse sgs g R R e ADIRe ω Rse + R Transistori 33 opleenti di lettronica, V Anno LS

34 Drain oune D: D A (III) Fora alternativa che ette in luce l ω T del transistore: Vo ( + ) ( + ) + sgs g R e sgs Rse R + gr gr sgs g + V R e + gr se + s GS + + g R g ω T + V R e + gr s se + R ω + T Perciò la configurazione D garantisce la assia larghezza di banda, coe era da aspettarsi visto che opera a guadagno unitario. In particolare, considerando anche GD: g ω T + Vo + gr R s + R + s GDRs + sgdr s s + R ω T g ω T + V R R R s + gr s + + sgdr s s + sgdrs R ( + sgdrs ) ωt + gr ( s ω + )( + ) T sgdrs s R R + sgdrs + s R GDRs ωt + gr 2 GD sr+ s( s + R) + gr + gr ( s ω + ) T 2 GDRs R s + s s + R ω + T T R GDRs + ω opleenti di lettronica, V Anno LS Transistori 34

35 d eccoci quindi al Base oune: Gate oune A: G A (I) R V FF R g V GS D V GS R D GD In frequenza si può certaente seplificare assuendo che R D sia di valore elevato: -g R I S D O GS GD Di nuovo partiao dal guadagno di anello: T gzb RZF + R o + R( Rs + Ro) ( R + R + Z ) Z + RR + ( R + Z )( R + R ) s B F s o B s o Non è in genere una cattiva approssiazione supporre Z F : ZBR T g Z B + R opleenti di lettronica, V Anno LS Transistori 35

36 Gate oune A: G A (II) Se per un attio consideriao la trasconduttanza di valore otteniao che l escursione del S è trascurabile. R S -g D GS GD Per cui: Io sgdro + R Osservazione: il guadagno dipende dalla resistenza di sorgente R. Di conseguenza all ingresso viene in realtà aplificata una corrente. Se aettiao che debba essere la corrente che scorra nella sola. Ad anello chiuso si ha: ZBR T g Z B + R T Io sgdro + R T ZBR g sgdro + R ZB + R ZBR + g Z B + R gzbr sgdro + R ZB + R + gzbr gz B sgdro + R + ( + gr) ZB R gz B Is Rs I sgdro + R + ( + gr) ZB opleenti di lettronica, V Anno LS Transistori 36

37 Gate oune A: G A (III) R S -g D GS GD Io g R s GS I ( ) s sgdro + R + + gr s GS R g Is sgdro + sgsr + ( + gr) Rg Is sgdro + + gr GSR s + + gr Is sgdro + s GS + g Il polo lo abbiao a frequenza g / GS, che, coe sappiao, è la assia frequenza di operazione del transistore. Vi è anche la presenza di un polo dipendente dalla resistenza e dalla capacità GD. Questo è inevitabile, la capacità GD si soa in genere alla capacità in parallelo ad, olto grande nella realizzazione di aplificatori a grande guadagno ad anello aperto. Nell approssiazione adottata non c è trasissione diretta del segnale, che dovreo considerare se considerassio la resistenza R D tra D ed S. opleenti di lettronica, V Anno LS Transistori 37

38 Gate oune A: G A (IV) Per valutare l ipedenza di ingresso dobbiao riferirci alla configurazione sotto: -g I S D O I S R GS GD Assuendo g 0, ad anello aperto: Riaper R sgs Quindi: Rif opleenti di lettronica, V Anno LS ZBR R T g Z B R + + sgsr T R + sgsr ZBR + g Z B + R R ZB + R + sgsr ZB + R + gzbr R + sgsr + sgsr R + ( + gr) ZB sgs R s GS sgs sgsr + + gr R + gr GSR s + + gr R + gr GSR s g + s GS + + gr g Transistori 38

39 ffetto di substrato nei MOS I MOS, aleno quelli onolitici, si distinguono dal coportaento dei JFT. Nel MOS il canale viene costruito sotto l ossido di G in funzione del potenziale di substrato. source V G gate Ossido drain I D V D n+ n+ p V G >V T Si crea uno strato di elettroni sotto l ossido Pertanto è presente una odulazione della corrente anche nei rispetti della variazione di tensione del canale rispetto al substrato. Ovviaente questo coportaento va contro il coportaento aspettato, inserendo una perdita di guadagno. Questo viene tenuto in conto, nell analisi dinaica, con un generatore di corrente dipendente dalla differenza di potenziale tra S e substrato: x G GD g b v SubS D GS g v GS S R i D S L errore dovuto al generatore di substrato è poco influente quando il S è a potenziale costante. Tipicaente quando connesso a assa nella configurazione ad S coune. opleenti di lettronica, V Anno LS Transistori 39