7 I convertitori Analogico/Digitali.

Transcript

1 7 I converiori Analogico/Digiali Generalià Un volmero numerico, come si evince dal nome, è uno srumeno che effeua misure di ensione mediane una conversione analogicodigiale della grandezza in ingresso e che visualizza il risulao in forma numerica su un disposiivo di visualizzazione (display).lo schema a blocchi di un volmero digiale è mosrao in fig. 7.1; S() KS() () Condizionam Visualizzaz ADC mp analogico Numerica Fig Schema a blocchi di un generico volmero digiale In ale schema sono preseni: una sezione di condizionameno del segnale in ingresso, cosiuia da sadi di amplificazione/aenuazione e filraggio, con il compio di adaare la dinamica del segnale per i blocchi successivi un converiore analogicodigiale (ADC) un blocco di elaborazione del segnale digiale, cosiuio da un microprocessore, il quale ha il compio di elaborare il risulao numerico fornio dal converiore per mosrarlo nella forma più conveniene ( ad es. in cifre decimali ) un blocco di visualizzazione La sezione di condizionameno è cosiuia da pariori resisivi, che hanno la funzione di riparire la ensione in ingresso se il suo valore supera la poraa massima dello srumeno e da amplificaori a guadagno variabile, che adaano il valore della amplificazione alle singole porae. Uno semplice schema di condizionameno è mosrao in fig In ingresso vi è un divisore resisivo 1:1, che riduce di un faore 1 il valore della ensione di ingresso, se queso è elevao; vi è poi un amplificaore operazionale in configurazione non inverene, il cui guadagno vale per basse e medie frequenze: A = e può essere variao selezionando diversi valori delle resisenze pose in conroreazione. Ad esempio se la poraa massima dello srumeno è 1 V, una ensione di 1 V sarà divisa per 1 e amplificaa di un faore 1 (scegliendo 2 pari a zero), una ensione di 1 V sarà divisa per 1 e amplificaa per 1 (scegliendo un valore di 2 pari 9 vole 1)e così via. Un paramero molo imporane del blocco di condizionameno è la impedenza di ingresso, che coincide con quella dello srumeno. La resisenza di ingresso di un volmero influenza direamene la precisione della misura, poiché può causare un assorbimeno di poenza non nullo dello srumeno e quindi una perurbazione del sisema ed un errore di misura, è necessario che essa sia più elevaa possibile. In genere una configurazione ad operazionale come quella di fig 7.2 presena una impedenza di ingresso dell orine dei 1 MΩ per le ale porae, che può essere aumenaa fino a 1 1 Ω, per le basse porae, uilizzando configurazioni a FET. 1 Divisore 1: o ADC Fig Semplice configurazione di blocco di condizionameno

2 Il converiore analogicodigiale è il cuore di ui gli srumeni di ipo numerico; vi sono moli ipi di ADC in commercio con differeni caraerisiche e presazioni, infai il principio di funzionameno ne influenza in modo deerminane sia la risoluzione che la velocià di conversione. Una prima classificazione può essere faa fra: 1) converiori isananei 2) converiori ad inegrazione. I primi, generalmene più veloci, deerminano il valore del segnale in deerminai isani, sono perano uilizzai in paricolare quando si abbia un segnale variabile nel empo uniamene a disposiivi di campionameno e di enua (sample&hold) in ingresso. Fig Segnale approssimao con gradini. In queso modo il segnale analogico è approssimao da una successione di gradini, ognuno dei quali di ampiezza pari al valore del segnale nell isane precedene di campionameno (fig. 7.3). Il volmero digiale allora provvede alla elaborazione dei campioni converiii dall ADC ed a deerminare i parameri fondamenali come ad esempio il valor medio e quello efficace di un generico segnale alernao. Se in uno o più periodi del segnale sono conenui N campioni il valor medio e quello efficace sono dai rispeivamene da: V V m 1 N 1 T*V(nT) = 1 N 1 = V(nT) NT n= N n= 1 N 1 T*V (nt) = 1 N 1 2 = V (nt) NT n= N n= 2 2 eff dove: T (supposo cosane) è pari al periodo di campionameno cioè alla disanza emporale fra due campioni successivi V(nT) è il valore assuno dal segnale negli isani di campionameno. Dalle 1 e 2 è inolre possibile deerminare il valore efficace della sola componene alernaa, mediane la relazione: Vca 2 2 = Veff Vm Quese relazioni permeono una deerminazione esaa dei parameri del segnale solo se l inervallo di empo considerao coniene un numero inero di periodi del segnale, per queso moli srumeni di precisione deerminano prevenivamene il periodo del segnale da misurare, adaando di conseguenza la propria frequenza di campionameno Fig Approssimazione per difeo. A vole più semplicemene deerminano un sooinsieme dei campioni acquisii coneno in uno o più periodi del segnale, in queso modo però non c è perfea sincronizzazione con il clock che da il

3 comando di campionameno e nasce un errore dovuo al fao che si rischia o di rascurare una porzione del periodo del segnale (fig. 7.4), oppure di considerarne una pare di roppo. L errore può comunque essere ridoo eseguendo una media di misure su più periodi, in queso modo si riduce il peso relaivo dell approssimazione, ma aumena il numero di campioni richiesa e dunque il empo di misura. Supposo di poer oenere una efficace sincronizzazione, bisogna annoverare l errore inrodoo dall aver approssimao una forma d onda coninua con una cosiuia da un insieme discreo di puni, uavia queso errore si riduce drasicamene uilizzando un campionameno fia con moli puni e osservando che, per segnali alernai con andameno regolare del ipo di fig. 7.5, si ha una compensazione dell errore fra la salia (dove il segnale è approssimao per difeo) e la discesa (dove è approssimao per eccesso). Fig Approssimazione per difeo in fase di salia, per eccesso in discesa. Quesi meodi di misura, basai sull uso di espressioni numeriche, risulano paricolarmene vanaggiosi (in ermini di precisione) in paricolare nel caso di rasformazioni non lineari, come la deerminazione del vero valore efficace di una grandezza non sinusoidale, poiché permeono di eviare l impiego di disposiivi non lineari di ipo analogico. Le presazioni, in ermini di velocià e di precisione, dipendono dalle caraerisiche dei blocchi analogici di ingresso (banda passane, linearià) ma soprauo dal converiore ADC (frequenza di campionameno, numero di bi, idealià). I converiori ad inegrazione vengono invece più diffusamene uilizzai per misure di ensioni coninue, grazie alla loro elevaa reiezione al rumore sovrapposo al segnale. In paricolare quesi converiori hanno largo impiego nei mulimeri, dove ogni grandezza in ingresso è converia in ensione coninua, è possibile, mediane converiori ACDC, converire una ensione alernaa in ingresso, in un valore cosane pari rispeivamene : al valor medio al valore di picco al valore efficace. Lo schema a blocchi di un mulimero che misura ensioni coninue (DC) ed alernaa (AC) è mosrao nella fig v() Vdc Converiore ACDC V ADC up Display Fig Misura del valor medio di un segnale alernao mediane uno srumeno numerico In linea di principio, per misure su ensioni cosani, è possibile uilizzare anche i converiori isananei, prendendo i valori negli isani di campionameno; uavia i volmeri ad inegrazione, poiché eseguono una media del segnale in un cero numero di periodi, eliminano il rumore di ipo gaussiano (che ha media nulla), perano essi permeono, senza eccessive complicazioni circuiali, di avere una risoluzione molo elevaa, fino a 24 bi e più. La presenza del rumore degrada invece la misura eseguia con uno srumeno a valore isananeo, se il converiore ha un numero di bi elevai, le ulime cifre del risulao subirebbero comunque delle oscillazioni dovue alle fluuazioni casuali sovrappose al segnale, rendendo inuile una grande risoluzione del converiore.

4 I converiori ad inegrazione invece porebbero essere uilizzai, in via del uo ipoeica, anche per misure di ensione alernaa, ma essi richiedono un empo di conversione elevao (dell ordine delle decine di ms), in genere conenene uno o più periodi del segnale e dunque effeuando una inegrazione essi danno un valore in uscia comunque nullo. Se del reso si uilizzasse una ecnica di campionameno con enua, non avrebbe senso il loro impiego per due moivi: 1) il empo di conversione dei disposiivi ad inegrazione risula comunque eccessivo 2) il segnale in uscia al S/H non ha rumore sovrapposo e dunque non è richieso un converiore con elevaa reiezione al rumore. Infai il S/H provvede ad eliminare il rumore sovrapposo al segnale eseguendo un filraggio di ipo passa basso, grazie all elemeno di memoria, che in genere è cosiuio da una capacià I principali crieri di scela di un converiore si basano su considerazioni riguardani: a) il ipo di segnale in ingresso b) il empo di misura richieso c) la precisione volua d) la complessià ecnologica e) il coso f) l evoluzione ecnologica di alcuni disposiivi Poiché le caraerisiche e le presazioni di un volmero numerico dipendono prevalenemene dal converiore, nel seguio si esamineranno alcuni ipi di ADC oggi preseni sul mercao e si parlerà indifferenemene di volmeri e converiori Converiore a rampa analogica. volmero di ipo isananeo conversione ensioneempo Si basa sulla misura di un inervallo di empo proporzionale al valore della ensione in ingresso. Lo schema a blocchi è mosrao in fig. 7.7; Vx FILTO COMP1 MISUATOE INTEVALLO DI TEMPO CLOCK VISUALIZZ. Vr COMP2 LOGICA DI CONTOLLO ON OFF GATE CONTATOE GENEATOE DI AMPA CICUITO DI SINCONISMO Fig Schema a blocchi di un volmero a rampa analogica. sono preseni: un filro in ingresso un generaore di una ensione a rampa (Vr) due comparaori analogici, in cui la ensione Vr è comparaa sia con la ensione incognia Vx, sia con una ensione noa (in genere il valore zero) una logica di conrollo un blocco di gae che si apre e chiude comandao in base all uscia dei due comparaori un generaore di impulsi di clock un conaore numerico

5 Vr Vx GATE CLK ON OFF Fig Schema di principio del funzionameno del volmero a rampa analogica. Il principio di funzionameno è illusrao in fig. 7.8: viene generaa una ensione a rampa (che può avere indifferenemene pendenza posiiva o negaiva) e viene misurao l inervallo di empo fra l isane di aperura e quello di chiusura del gae, comandao dai due comparaori. Ad esempio nel caso di pendenza della rampa negaiva e ensione incognia posiiva, si ha aperura del gae quando Vr inconra Vx e chiusura quando la rampa inerseca lo zero; il conaore cona il numero di impulsi del clock conenui nella finesra emporale Ton in cui è rimaso apero il gae. Se la ensione incognia è negaiva (fig. 7.9) quando Vr passa per zero viene apera la pora e quando Vr inerseca Vx viene chiusa; perano è compio del circuio di conrollo deerminare in quale dei due casi ci si rovi ed inerpreare la commuazione di uno dei comparaori. Vr Vx GATE CLK ON OFF Fig Principio di funzionameno nel caso di ensione incognia negaiva La ensione incognia risula proporzionale al empo di aperura Ton, il quale può essere deerminao semplicemene dal numero di impulsi di clock conai. Infai la ensione a rampa è definia da una relazione del ipo: Vr=k* 7.5 dove il coefficiene angolare k vale ΔV/Ton per cui la 1.1. diviene: ΔV=VxV1=kTon 7.6 se la ensione V1 coincide con lo zero si ha: Vx=k*Ton=k*(nTck) 7.7 Perano, poiché la pendenza della rampa è imposa e la frequenza del clock è noa, è possibile deerminare il valore della ensione incognia semplicemene dal numero n di impulsi conai. Le Caraerisiche fondamenali di queso converiore sono: semplicià di realizzazione; precisione dipendene da (i) linearià della rampa (ii) sabilià dell oscillaore e (iii) comporameno dei comparaori che può modificare le soglie di scao;

6 velocià di conversione dipendene dalla pendenza della rampa; possibilià di cambiare il fs dello srumeno semplicemene variando la pendenza della rampa, manenendo il empo di misura cosane; reiezione al rumore bassa, rispeo ai normali volmeri ad inegrazione, perano del rumore sovrapposo al segnale porebbe provocare commuazioni spurie dei comparaori ed il risulao della misura porebbe essere affeo da errore Converiore a rampa numerica. La circuieria inerna di queso converiore è abbasanza semplice, essendo essenzialmene cosiuia da un conaore digiale poso in ingresso ad un converiore D/A. In Fig.7.1 è riporao lo schema a blocchi di queso converiore. Ingresso Comparaore Tensione d'ingresso D/A Uscia numerica Uscia del D/A Logica di Conaore Clock conrollo Fig.7.1 Schema a blocchi di un converiore A/D a rampa numerica. [s] L'uscia di un generaore di clock viene inviaa, mediane alcuni circuii logici di conrollo, ad un conaore. Gli impulsi di clock fanno incremenare l'uscia digiale del conaore e, di conseguenza, anche l'uscia analogica del converiore D/A di un LSB alla vola. Un comparaore analogico provvede a confronare l'uscia del D/A con il segnale da misurare ed apre il collegameno ra il generaore di clock ed il conaore quando l'uscia del D/A supera la ensione di ingresso. L'uscia del conaore rappresena il codice digiale corrispondene alla ensione di ingresso. Queso converiore è relaivamene leno. Il empo di conversione dipende anche dall'ampiezza del segnale in ingresso (se l'ingresso è prossimo allo zero la rampa numerica raggiunge rapidamene queso valore) ed è pari al massimo a 2 N vole il empo necessario ad effeuare un ciclo di confrono. Se l'ingresso non è cosane (es. c'è del rumore sovrapposo) l'uscia digiale non è sabile, cioè queso converiore ha una piccola reiezione al rumore di modo serie. La velocià di misura è legaa a quella del D/A e del comparaore. L'errore dipende anche dalla sabilià ed accuraezza del D/A e del riferimeno di ensione. 7.4 Converiore ad inseguimeno. Un migliorameno delle presazioni del converiore a rampa numerica può essere oenuo sosiuendo il conaore con un conaore avani/indiero (up/down). Il converiore a rampa numerica infai ad ogni ciclo di conversione viene reseao e fao riparire da zero. Queso converiore invece, eseguia una conversione, invece di riparire da zero pare dallo sao relaivo all'ulima conversione. A seconda del confrono ra il valore della ensione d'ingresso e della ensione generaa dal D/A, il generaore di clock provvederà all'avanzameno in avani o indiero del conaore. In queso modo, ipoizzando che il segnale d'ingresso non abbia variazioni roppo rapide, il empo per eseguire la conversione risula noevolmene ridoo. Lo schema a blocchi di queso disposiivo è riporao in Fig.7.11.

7 Ingresso Comparaore Uscia numerica D/A Conaore UP/DOWN UP Logica di conrollo Clock DOWN Fig.7.11 Schema a blocchi di un converiore A/D ad inseguimeno Converiore ad inegrazione Il converiore ad inegrazione è un converiore ensionefrequenza (V/f), infai, queso converiore genera un reno di impulsi con frequenza proporzionale alla ensione da converire. La misura di ale frequenza si esegue conando il numero di impulsi generai durane un inervallo di empo di duraa prefissaa. Lo schema a blocchi di queso converiore è riporao in Fig Il segnale da misurare, che si ipoizza di ampiezza posiiva, genera una correne che araverso la 1 va al circuio inegraore e viene inegraa dando luogo in uscia ad una rampa negaiva. Ogni vola che ale rampa araversa la soglia di scao V s, l'uscia del comparaore aiva un generaore di impulsi che genera un impulso di ampiezza V rif cosane e duraa τ. Tale impulso viene inviao ramie la 2 all'ingresso dell'inegraore. Se l'ampiezza dell'impulso è molo maggiore della ensione d'ingresso, si genererà una rampa posiiva in uscia dall'inegraore (si scarica la capacià, porando la rampa d'uscia a zero). Ingresso I1 1 I2 2 C Inegraore V s Comparaore Generaore di impulsi Conaore Clock V rif Uscia numerica τ V s V rif T Fig Schema a blocchi di un converiore a conversione V/f. A regime nel circuio sarà presene un reno di impulsi di correne che bilancia la correne d'ingresso secondo la relazione 1 : 1 L'effeo della V in sulla carica di C è coninuo, cioè l'inegraore inegra la V in per ua la duraa del ciclo di misura. Se si considera un empo pari ad 1s, la carica Q1 dovua alla V in è daa da:

8 Vin I T I T V rif 1 = 2τ = τ Vin V 1 = rif rif 1 2 f = kf k = V 1 τ τ dove f è la frequenza degli impulsi. La ensione d'ingresso è quindi legaa alla frequenza f secondo una cosane di proporzionalià k che dipende dai valori di alcuni elemeni del circuio. Se la ensione d'ingresso aumena, la rampa in uscia dall'inegraore decresce più rapidamene, producendo impulsi a frequenza maggiore. Poiché il coneggio avviene in un inervallo di empo fissao, il converiore in praica esegue una inegrazione dell'ingresso in queso inervallo di empo e quindi il sisema ha una elevaa reiezione al rumore di modo serie. La precisione è legaa alla sabilià del generaore di impulsi (carica rasferia alla capacià), alla linearià dell'inegraore, alla linearià ed offse del comparaore, alla sabilià della ensione di riferimeno, alla sabilià delle resisenze ed al valore dell'inervallo di empo in cui si misura la frequenza. Uno degli svanaggi di queso sisema è che se la ensione d'ingresso varia roppo rapidamene o presena un elevao rumore sovrapposo al segnale, non si raggiunge mai la condizione di bilanciameno e quindi una leura valida Converiore a doppia rampa. Lo schema a blocchi di queso converiore è riporao in Fig È essenzialmene cosiuio da: un inegraore; un comparaore di zero; un generaore di ensione di riferimeno; un circuio per la misura dei empi. Ingresso C Inegraore Comparaore V rif Clock Logica di conrollo Conaore Uscia numerica Fig Schema a blocchi. La misura avviene in due momeni disini (fig. 7.14): Ic Iu Vx C Vr Id Fig Fasi in cui avviene la misura 1) il segnale da misurare viene applicao all'ingresso del circuio ed ha inizio la fase di conversione; l'inegraore provvede ad inegrare la ensione d'ingresso per un inervallo di empo cosane (T u ); Vs 1 1s Q C V d 1 1 = 1 = C V. in 1 1 L'effeo della V rif sulla carica di C è relaivo solo alla duraa τ degli impulsi generai, cioè la carica dovua alla I2 in 1s è pari a: 1 1s Q C V d 1 C V d 1 2 = 2 = rif = C V rif τ f essendo τ la duraa di un impulso ed f la frequenza degli impulsi. Poiché a regime le due cariche si bilanciano si oiene che Q1=Q2, da cui la (514).

9 la ensione all'uscia dell'inegraore aumena linearmene con velocià dipendene dall'ampiezza della ensione di ingresso; la misura dell'inervallo di empo cosane di inegrazione avviene mediane un oscillaore (che genera un segnale a frequenza noa) ed un conaore che ne cona gli impulsi generai. Quesa fase è dea di runup. 2) dopo il empo T u, il circuio di conrollo commua l'ingresso dell'inegraore verso una ensione di riferimeno, di ampiezza noa e segno opposo a quello della ensione da misurare e riaiva il circuio per la misura dell'inervallo di empo. Avviene quindi una seconda fase di inegrazione durane la quale la ensione si riduce a zero. Quando essa raggiunge lo zero il comparaore segnala il passaggio per lo zero dell'uscia dell'inegraore alla logica di conrollo che inerrompe il coneggio degli impulsi. Tensione uscia inegraore Fondo scala Tu Tempo fissao Td Tempo misurao Fig Principio di misura. La forma d'onda del segnale in uscia all'inegraore è riporaa in Fig In essa sono riporai i segnali nel caso di misura di re diversi livelli di ensione in ingresso. Gli inervalli di empo T u (fisso) e T d, che dipende dalla ensione incognia, sono dai dalla relazione 2 : Tu Vrif d = Vx = V T rif 7.9 Td Vx Tu essendo il empo Td dao da: T d =N d *T c, dove N d è il numero di impulsi conao durane il empo T d e T c il periodo di oscillazione del clock. Poiché V rif, T u e T c sono noi si oiene una relazione di proporzionalià fra la ensione incognia ed il numero di impulsi conai: Vrif V x = T TN V N c d = d rif = knd 7.1 u Nu I vanaggi di queso converiore possono essere riassuni nelle segueni affermazioni: a) la precisione risula indipendene dalla sabilià a lungo ermine del clock e del circuio inegraore (infai nella 7.1 non compaiono né, né C né il periodo dell oscillaore), ma dipende solo dal riferimeno di ensione e dalla linearià dell'inegraore. b) la misura risula essere indipendene dal rumore periodico se esso ha periodo che è soomuliplo di T1 (reiezione al rumore di modo serie). Per queso moivo T1 è muliplo del periodo della ensione di ree, essendo i disurbi prodoi da converiori saici e da carichi empo variani i più 2 Quesa relazione deriva dal fao che l'inegraore alla fine del empo T1 avrà in uscia una ensione di: T d = x x u C V C V T Durane la seconda fase d'inegrazione si pare da queso valore di ensione e si arriva a zero per cui si puo' scrivere che: V(TuTd)= da cui: 1 1 1= 2 C VxT C Vr T.

10 difficili da eliminare. Il empo di inegrazione T1 viene normalmene fissao a 1 o 2 ms. Nei volmeri ad inegrazione, che adoano queso ipo di converiore, T1 è comunque legao alla frequenza della ensione di alimenazione, ramie un apposio circuio emporizzaore. Per quesi moivi è possibile realizzare converiori con elevao numero di bi (ad esempio 18 con conseguene risoluzione dello,4%). Perano quesa ecnica si adoa diffusamene quando sono richiese precisioni elevae senza velocià spine, si possono infai oenere risoluzioni dell'ordine del μv con empi di conversione della decina di ms Converiore ad approssimazioni successive. In queso disposiivo (Fig. 7.24) esise una opporuna caena di reazione che fa variare l uscia si un converiore D/A fin quando essa non uguaglia la ensione del segnale analogico che si vuole misurare. Il conrollo del converiore avviene mediane un regisro ad approssimazioni successive (SA). Il SA pone ad 1 il bi più significaivo (Mos Significan Bi), che corrisponde a meà valore della poraa dell A/D. Il comparaore confrona l'uscia del D/A con l'ingresso analogico ed in base all'esio di queso confrono decide se lasciare queso bi ad 1 (uscia D/A < ingresso) o se porlo a (uscia D/A > ingresso). Il confrono prosegue con il bi successivo, con la sessa ecnica. Dopo N confroni il SA conerrà il valore numerico corrispondene all'ingresso analogico. Le limiazioni di precisione sono legae al rumore dell'amplificaore d'ingresso e del comparaore, olre che alla sabilià del riferimeno di ensione ed all'errore del D/A. Le caraerisiche principali di queso converiore sono del uo simili a quelle dell'a/d a rampa numerica, escluso che la velocià è molo maggiore ed è cosane, poiché ui i bi devono essere valuai per eseguire la conversione. Queso ipo di converiore ha una elevaa risoluzione: da 8 a 18 bi (risoluzioni da.4% a.4%), e basso consumo di poenza (versioni CMOS). La velocià di conversione non è paricolarmene elevae (da 1 μs a 5 μs) e ne limia, quindi, il funzionameno a velocià di campionameno inferiori ad 1 MSample/s. Ingresso Comparaore Tensione d'ingresso Uscia numerica D/A SA Logica di conrollo Clock Uscia del D/A [s] Fig Schema a blocchi di un converiore ad approssimazioni successive Converiore di ipo parallelo (flash). Queso ipo di converiore è il più veloce ra quelli esiseni sul mercao. Lo schema a blocchi di queso disposiivo è riporao in Fig Esso è essenzialmene cosiuio da 2 N 1 comparaori analogici che confronano il segnale d'ingresso con 2 N 1 valori diversi di ensioni di riferimeno. Tali valori sono spaziai ra loro di un inervallo di ensione corrispondene ad 1 LSB e vengono oenui ramie una caena di resisori ed un generaore di ensione di riferimeno. Quando si esegue la conversione, i comparaori, la cui ensione di riferimeno è inferiore a quella d'ingresso, presenano una uscia a livello logico alo menre gli alri preseneranno una uscia a livello basso (codifica ermomerica). Poiché la logica dei comparaori non è di ipo binario, è necessario inserire

11 un circuio di codifica per realizzare la codifica in binario. Il vanaggio maggiore è dovuo al fao che ui i comparaori eseguono il confrono nello sesso isane (in modo parallelo), riducendo il processo di quanizzazione ad un solo passo. Diverse sono le sorgeni d errore. Errori saici sono inrodoi dai comparaori sia come ensioni di offse, che come correni di offse e di bias (ali correni producono delle cadue di ensione nelle resisenze del pariore, che si sommano alle ensioni di offse); alri errori sono dovui alla ree resisiva. Errori dinamici sono dovui ai comparaori (jier di aperura), ai diversi riardi dei lahes (delay mismach), alla capacià non lineare d ingresso (paralello delle impedenze dei comparaori). Lo svanaggio è dovuo alla crescia del numero dei comparaori all'aumenare del numero di bi del converiore (255 per 8 bi, 123 per 1 bi, 495 per 12 bi, per 16 bi). I converiori flash hanno da 4 ad 8 bi, con frequenze di conversione generalmene inferiori ai 5 MHz. V rif 3/2 Ingresso Circuio di codifica /2 f c Fig.7.25 Schema a blocchi di un converiore A/D di ipo parallelo. Un modo per ridurre il numero dei componeni consise nell'eseguire la conversione in due sadi, come riporao in Fig.7.26 per un disposiivo ad 8 bi. Ingresso A/D a 4 bi D/A a 4 bi A/D a 4 bi egisro ad 8 bi Uscia digiale Fig.7.26 Converiore A/D di ipo parallelo a due sadi. Il segnale d'ingresso, converio mediane il primo sadio, viene inviao ad un converiore D/A e sorao dal segnale d'ingresso. La differenza ra quesi segnali viene nuovamene converia dal secondo sadio; può essere previso un blocco di amplificazione del segnale differenza prima del secondo converiore (se i due A/D sono perfeamene uguali dovrà essere eseguia una amplificazione per 16). Le uscie dei due converiori rappresenano rispeivamene i 4 bi più e meno significaivi. Inserendo un blocco per riardare l uscia digiale del primo A/D, è possibile far eseguire al

12 primo sadio la conversione di un nuovo campione menre il secondo A/D ermina la conversione del primo (funzionameno in pipeline). Nauralmene ciò che si guadagna dal puno di visa della complessià circuiale lo si perde in ermini di velocià e di un maggior numero di imperfezioni circuiali. Infai con sadi di conversione a 4 bi e frequenza di funzionameno di 5 1 MSample/s si oengono converiori ad 8 bi a 2 MHz. Quesi converiori hanno in genere dagli 8 ai 12 bi, con frequenze di conversione inferiori agli 8 MSample/s Converiori A/D muliplexai. Una ecnica per aumenare la frequenza di campionameno consise nel porre in parallelo dei converiori A/D facendoli lavorare in modo muliplexao. In Fig.7.27 è riporao lo schema a blocchi di queso converiore. In quesa figura sono riporai quaro converiori ai cui ingressi sono posi quaro blocchi di S/H, ui collegai ad un unico ingresso analogico. Il campionameno ed il manenimeno del dao avvengono nei S/H su comando di quaro diversi segnali di conrollo, generai da un apposio circuio. In paricolare i quao segnali di conrollo hanno frequenza pari ad 1/4 della frequenza complessiva di campionameno del segnale di ingresso x(). S/H A/D x() S/H A/D S/H A/D S/H A/D Conrollo Fig.7.27 Schema a blocchi di un converiore A/D di ipo muliplexao. Se ad esempio i converiori hanno una frequenza massima di funzionameno di 25 MSample/s, con lo schema di Fig.7.27 si oiene una frequenza di campionameno di 1 Gsample/s.