SOLUZIONI DELLA PRIMA PROVA INTERMEDIA DEL CORSO DI. NUOVO ORDINAMENTO DIDATTICO 19 Aprile 2007

Documenti analoghi
PRIMA PROVA INTERMEDIA DEL MODULO DI. CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA 23 Aprile 2014

SIMULAZIONE DELLA PROVA INTERMEDIA DEL CORSO DI CALCOLATORI ELETTRONICI

Sommario. Indirizzamento della memoria cache. Indirizzamento della memoria cache. Esercitazione di Calcolatori Elettronici Prof. Gian Luca Marcialis

SIMULAZIONE DELLA PRIMA PROVA INTERMEDIA DEL MODULO DI. CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA 21 Aprile 2015

PROVA SCRITTA DEL MODULO/CORSO DI. 24 novembre 2016

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 13 Luglio 2004

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO ORDINAMENTO DIDATTICO 14 Settembre 2004

Esercizi S A 2.0 S B. =0.2; Metodo B: S B ii)

Esercitazioni di Reti Logiche

Nozioni elementari di calcolo differenziale e integrale

Esercitazioni di Reti Logiche. Lezione 5

ESPERIENZE DI DIFFRAZIONE CON IL LASER

INDICE CAPITOLO 6 CAPITOLO 6

Informatica 3. LEZIONE 20: Ordinamento esterno. Modulo 1: Organizzazione della memoria Modulo 2: Ordinamento esterno

Lezione 5 I mercati finanziari: il ruolo delle banche

Introduzione Definizioni

Esercizio 1 (12 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo.

ε = ε = x TFA A048. Matematica applicata Incontro del 16 aprile 2014, ore 17-19

8 bit per la parola nel blocco 10 bit per l insieme (gruppo) nella cache 12 bit di etichetta. Esercizio 3 Memoria Cache

Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone

1 EQUAZIONI DI MAXWELL

Perché il giorno ha 24 ore, l'ora è di 60 minuti e il minuto di 60 secondi?

Compito A. Esercizio 1 (13 punti) Minimizzare l automa descritto dalla seguente tabella degli stati

Capitolo 3 - Parte I Circuiti MSI

= 0, 098 ms. Da cui si ricava t 2 medio

Fisica II. 14 Esercitazioni

Esercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti) (3 punti)

2. Canali radio, propagazione per canali a banda larga/stretta.

Introduzione alle gerarchie di memoria

Corso di Elettronica Digitale. Display decoder a 7 segmenti con le mappe di Karnaugh

Esercizi sulla memoria cache - Informatica 2 - L. Breveglieri 1

Sezione 5. Mezzi trasmissivi e sistemi

QUADRILATERO DI AREA MASSIMA ASSEGNATI I LATI

Si considera un corpo solido a forma di parallelepipedo, di spessore d [m] e facce maggiori con superficie S [m 2 ], tale che sia T 1

Controlli Automatici

Una volgare introduzione alle EDO

1 Progettare e verificare la trave di colmo con sezione presunta di mm2, che viene appoggiata sui pilastri prolungati

Appendice B Ripartizione del carico reattivo

SIA DATO UN SOLENOIDE RETTILINEO DI LUNGHEZZA d, RAGGIO R e COSTITUITO DA N SPIRE.

Laboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici

FORMULE 2 p 4 l formula diretta per calcolare il perimetro conoscendo il lato

= R. 4πε 0. R contiene valori costanti che descrivono caratteristiche fisiche(il dielettrico ε

è definito in tutto il dielettrico e dipende dalla sola carica libera

Prova scritta di Elettricità e Magnetismo ed Elettromagnetismo A.A. 2006/ Settembre 2007 (Proff. F. Lacava, C. Mariani, F. Ricci, D.

Cache associativa. Possibili alternative per il trasferimento di un blocco dalla memoria inferiore alla memoria superiore:

Studio di una funzione razionale fratta (autore Carlo Elce)

Esercizi Logica Digitale,Circuiti e Bus

Informatica 10. appunti dalla lezione del 16/11/2010

Reti Sequenziali. Reti Sequenziali. Corso di Architetture degli Elaboratori

Fondamenti di informatica II 1. Sintesi di reti logiche sequenziali

Memoria cache. Memoria cache. Miss e Hit. Problemi. Fondamenti di Informatica

NOTE SUI CONVERTITORI D/A e A/D

CALCOLO IMMEDIATO DEI GIUNTI DI BASE DI PILASTRI DI LEGNO

COMPITO A Esercizio 1 (13 punti) Dato il seguente automa:

Soluzione Esercizio 1

5 DERIVATA. 5.1 Continuità

Reti Logiche Appello del 1 marzo 2011

Sistemi Operativi: Prof.ssa A. Rescigno Anno Acc Esercitazione. Memoria virtuale

Esercizi su Derivate parziali, differenziabilità e piani tangenti

Università degli Studi di Palermo Facoltà di Economia. Dipartimento di Scienze Economiche, Aziendali e Statistiche. Appunti del corso di Matematica

Progetto Matlab N 2. Calcolo Numerico 6 CFU. Corso di Laurea in Ingegneria delle Comunicazioni 31/05/2014

IL PRIMO PROGRAMMA IN C

Struttura di un elaboratore

Ènoto ad un qualunque studente di matematica Un criterio di divisibilità generalizzato. di Paolo La Rocca 1. matematicamente.

Prestazioni & Co: CPU, Memoria, I/O

Memoria Virtuale e I/O

Giunti di trasmissione

ESERCIZI SVOLTI DI FLUIDODINAMICA Parte 3: Equazione di Bernoulli Versione 1.0

Pulegge trapezoidali SIT

Influenza dell' I/O sulle prestazioni (globali) di un sistema

Le Memorie. Si distinguono per: Supporti sui quali le informazioni vengono fisicamente memorizzate.

Corso di Informatica Generale (C. L. Economia e Commercio) Ing. Valerio Lacagnina Rappresentazione dei numeri relativi

Introduzione. Sintesi Sequenziale Sincrona. Modello del circuito sequenziale. Progetto e strumenti. Il modello di un circuito sincrono può essere

Università degli Studi di Padova Dipartimento di Matematica. - Corso di Laurea in Informatica

Introduzione alle memorie cache. Cristina Silvano, 06/01/2013 versione 2 1

Cap. 2 - Rappresentazione in base 2 dei numeri interi

Reti Logiche A Esame del 24 febbraio 2006

static dynamic random access memory

Architettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 18 Febbraio Attenzione:

Prova d esame di Reti Logiche T 10 Giugno 2016

Reti sequenziali. Nord

Esercizi di Cinematica

Corso di Laurea in Ingegneria Aerospaziale Modulo di PRESTAZIONI

Componenti combinatori speciali. Componenti speciali. Sommario. Sommario. M. Favalli

Lezione 16. Esercizio 2 (paginazione( di windows) di Linux) 1: soluzione. Esercitazione finale. 10 page faults 5 soft faults

Geometria BIAR Esercizi 2

Nome: Cognome: Matricola:

1. Si consideri uno spazio di indirizzamento logico di otto pagine di 1024 parole ognuna, mappate su una memoria fisica di 32 frame.

CAPITOLO 6 ESERCIZI: Soluzioni. Soluzione E 6.1

La redazione del primo bilancio d esercizio successivo alla trasformazione di una società di persone in società di capitali di Fabio Giommoni *

Circuiti sequenziali

Esercitazione su Gerarchie di Memoria

RETTA, SEMIRETTA E SEGMENTO

I Indice. Prefazione. Capitolo 1 Introduzione 1

Sommario. Calcolatori Elettronici Prof. Ing. Gian Luca Marcialis

PROGRAMMA DI ELETTRONICA classe 3B a.s. 2014/15

L'equazione di continuità

DINAMICA. F i + Φ i = R est. + R int. + R est.+ 0 R int., m i a i = m i

Richiami di Algebra di Commutazione

Architettura degli elaboratori Tema d esame del 20/01/2016

Transcript:

SOLUZIONI DELLA PRIMA PROVA INTERMEDIA DEL CORSO DI NUOVO ORDINAMENTO DIDATTICO 9 Aprile 27 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO (0 punti) Progettare una rete sequenziale che presenti un ingresso X e un uscita Z posta a ogni volta che viene riconosciuta la sequenza 0. Si richiee: a) (4 punti) il iagramma egli stati, la tabella i flusso e la tabella elle transizioni; b) (3 punti) il calcolo elle forme minime elle variabili i eccitazione ei flip flop con le mappe i Karnaugh. Si usino flip flop JK. Sintetizzare anche la rete combinatoria per l uscita Z. c) (3 punti) Spiegare come si possono sintetizzare le reti combinatorie per la transizione egli stati utilizzano un ecoer opportuno e una memoria ROM. Il iagramma egli stati è il seguente: /0 S0 /0 S S2 /0 0/ /0 S4 /0 S3

La tabella i flusso è ata a: Stato successivo/uscita Stato presente X=0 X= S0 S S/0 S S2/0 S/0 S2 S S3/0 S3 S2/0 S4/0 S4 S2/ S/0 Per coificare 5 stati occorrono tre flip flop. La coifica è la seguente: S0 0 0 0; ; S4 0 0. Nel seguito inicheremo ciascun bit ella coifica con le lettere A, B, C. L apice inicherà il bit nell istante successivo a quello consierato. A partire alla tabella i eccitazione el flip flop JK: Q Q J K 0 0 0 D 0 D 0 D D 0 A B C X A Ja Ka B Jb Kb C Jc Kc Z 0 0 0 0 0 0 D 0 0 D 0 0 D 0 0 0 0 0 0 D 0 0 D D 0 0 0 0 0 0 D D 0 D 0 0 0 0 0 D 0 0 D D 0 0 0 0 0 0 0 D 0 D 0 0 D 0 0 0 0 0 D D 0 D 0 0 0 0 0 D D 0 0 D 0 0 D 0 D 0 D 0 0 0 0 0 D D 0 0 D 0 0 0 D 0 0 D D 0 0 0 D D D D D D D D D D 0 D D D D D D D D D D 0 0 D D D D D D D D D D 0 D D D D D D D D D D 0 D D D D D D D D D D D D D D D D D D D D Ora possiamo isegnare le mappe i Karnaugh Calcolatori Elettronici 9 Aprile 27 2

0 0 0 0 J A = B K A = 0 0 0 0 0 J B = C X + AX K B = + 0 0 0 0 J C = X K C = B + X Calcolatori Elettronici 9 Aprile 27 3

Infine, per quanto riguara l uscita Z: Z = A B C X Voleno utilizzare anche i on t care: 0 0 Z = AX Calcolatori Elettronici 9 Aprile 27 4

ESERCIZIO 2 (5 punti) I trasferimenti i parole a/alla memoria i un calcolatore sono coificati utilizzano il coice i Hamming. Si consieri la parola i 8 bit (il bit meno significativo è a sinistra). Spiegano bene ogni passo el ragionamento: ) ( punto) calcolare il minimo numero i bit i controllo necessari per la coifica ella parola; 2) (2 punti) coificare la parola ata; 3) (2 punti) imporre un errore nel quinto bit ella parola inizialmente ata. Spiegare come l errore viene rivelato e corretto per mezzo ella coifica i Hamming. ) Deve venire rispettata la conizione: K 2 N + K + (), ove K è il numero i bit i controllo inseriti. Esseno N=8, il numero minimo i bit i controllo richiesto è 4. 2) Nella coifica i Hamming, la sequenza in ingresso presenta la seguente struttura: c0 C b0 c2 b b2 b3 c3 b4 b5 b6 b7 0 0 0 Dove c0 c3 sono i quattro bit costituenti il vettore i controllo, e b0 b7 gli otto bit trasmessi. Tali bit si ottengono con le seguenti operazioni c0 = b0 b b3 b4 b6 = 0 0 = c = b0 b2 b3 b5 b6 = 0 0 0 = 0 c2 = b b2 b3 b7 = 0 = c3 = b4 b5 b6 b7 = 0 = La stringa coificata è 0. 3) Nell ipotesi i un errore sul quinto bit ella stringa iniziale, la stringa ricevuta risulta: 00. Per rivelare questo errore, bisogna ricalcolare i bit i controllo: c 0 = b0 b b3 b4 b6 = 0 0 0 = 0 c = b0 b2 b3 b5 b6 = 0 0 0 = 0 c 2 = b b2 b3 b7 = 0 = c 3 = b4 b5 b6 b7 = 0 0 = 0 Il passo successivo è calcolare il vettore i errore ato alla ifferenza ei vettori i controllo c e c (ricoriamo che somma e ifferenza tra bit proucono lo stesso risultato): e0 = c0 c 0 = e = c c = 0 e2 = c2 c 2 = 0 e3 = c3 c 3 = Poiché il vettore risultante 0 non è nullo, vi è un errore nella stringa i 2 bit e precisamente nella posizione inicata al vettore i errore traotto in notazione ecimale (posizione 9). Il bit sbagliato nella stringa coificata è quini b4, che può venire unque corretto. Calcolatori Elettronici 9 Aprile 27 5

ESERCIZIO 3 (0 punti) (a) (6 punti) Si consieri una memoria primaria costituita a 28 parole e una memoria cache costituita a 6 parole. Il metoo i inirizzamento ella cache sia quello associativo su insiemi a ue vie con blocchi i 4 parole. Si consierino le seguenti chiamate a altrettante parole (inirizzi espressi in ecimale): 52, 24,, 44, 25, 37, 47, 4, 3, 45, 6. Si inichi il contenuto ella cache, ovvero quali byte occupano i relativi blocchi i cache, opo l ultima chiamata, nel caso si aoperino algoritmi i rimpiazzamento FIFO e LRU. (b) (2 punti) Si consieri una gerarchia i memoria a tre livelli costituita a: cache, primaria e isco. Se l hit ratio ella cache è pari a 0.95, l hit ratio ella primaria è pari a 0.99, i tempi i accesso a cache, primaria e isco valgono rispettivamente 4 ns, 40 ns e 5 ms, esprimere il tempo meio i accesso alla gerarchia in nanoseconi. (c) (2 punti) Durante il test elle chiamate a un processo si sono ottenuti i seguenti valori i performance per una gerarchia i memorie a tre livelli: Hc = 0.9, Hp= 0.75, H = 0.99. Il processo era completamente memorizzato nel isco. Hc, Hp, H sono gli hit ratio i cache, primaria e isco. Spiegare, motivano chiaramente la risposta, se i valori ottenuti sono compatibili con quanto ci si attene a una gerarchia i memoria. (a) <TAG 4 bit><inex bit><offset 2 bit> FIFO Set 0 Set Blocco 0 Blocco Blocco 0 Blocco 24 0 44 60 25 45 6 26 2 46 62 27 3 47 63 LRU Set 0 Set Blocco 0 Blocco Blocco 0 Blocco 24 0 60 44 25 6 45 26 2 62 46 27 3 63 47 (b) Con tutti i ati a nostra isposizione è sufficiente valutare la formula: T = H CTC + ( H P H C )( TP + TC ) + ( H P )( TD + TP + TC ) Quini: T = 0.95 4 + 0.04 44 + 0. 5 = 506. 04ns Calcolatori Elettronici 9 Aprile 27 6

ESERCIZIO 4 (8 punti) ) (6 punti) Un isco presenta le seguenti caratteristiche: 72 giri/min, settori per traccia, tempo i posizionamento a una traccia a quelle aiacente ms, tracce per superficie, 32 B per settore. Calcolare il tempo meio i lettura i un blocco i KB a isco, nell ipotesi che il primo settore utile si trovi nella prima traccia, che la testina si trovi nell ultima traccia all istante iniziale, e che i settori el blocco siano situati, a ue a ue, in tracce iverse istanti meiamente quattro tracce. 2) (2 punti) Riuceno la velocità i rotazione el 0% inicare quali parametri risultano alterati e i quanto si riuce, o si incrementa, il tempo i lettura el file alla omana preceente. ) TROT = 60 / 72 = 0.83 seconi TLAT = TROT / 2 = 0.45 seconi (tempo i latenza) Tlett = TROT / = 0.0833 ms (tempo i lettura i un settore) Tsp=ms Tpos= 4*Tsp= 4 ms. Numero i settori richiesti per il blocco a KB: 024B/32B = 32. consierano i settori non contigui In questo caso occorre consierare che per leggere i primi 2 settori (resienti sulla prima traccia) la testina ovrà attraversare tracce. Visto che i settori restanti sono a ue a ue sulla stessa traccia, occorrerà inoltre imezzare il tempo i posizionamento meio. Tempo i lettura el blocco a KB: = * Tsp + 2*Tlett + 2*TLAT + 30 * (TLAT + Tpos/2 + Tlett) = * + 2*0.083 + 2*4.5+30*(4.5+2+0.083) = 295.46 ms consierano i settori contigui Tempo i lettura el blocco a KB: = * Tsp + 2*Tlett + TLAT + 30 * (TLAT/2 + Tpos/2 + Tlett) = * + 2*0.083 + 4.5+30*(4.5/2+2+0.083) = 229.06 ms 2) Riuceno la velocità i rotazione el 0% si ottiene Velocità = 72*(-0.)=6480 rpm TROT =60/6480 = 0.926 seconi Conseguentemente cambiano il tempo i latenza e quello i lettura: TLAT = TROT /2 = 0.463 seconi Tlett = TROT / = 0.0925 ms consierano i settori non contigui Tempo i lettura el blocco a KB: = * Tsp + 2*Tlett + 2*TLAT + 30 * (TLAT + Tpos/2 + Tlett ) = * + 2*0.093 + 2*4.63+30*(4.63+2+0.093) = 3.4 ms consierano i settori contigui Tempo i lettura el blocco a KB: = * Tsp + 2*Tlett + TLAT + 30 * (TLAT /2 + Tpos/2 + Tlett ) = * + 2*0.093 + 4.63 +30*(4. 63/2+2+0. 093) = 237.06 ms Calcolatori Elettronici 9 Aprile 27 7