Gate Arrays. Cosa sono? Sono utili? Li posso usare anch io? Quali sono i tools di sviluppo? ALTERA XILINX ECC. 10/09/09 Cibernetico elettronico 1

Transcript

1 Gate Arrays Cosa sono? Sono utili? Li posso usare anch io? Quali sono i tools di sviluppo? ALTERA XILINX ECC. 10/09/09 Cibernetico elettronico 1

2 Circuti integrati Un insieme di porte logiche costruite su di un singolo chip al silicio Famiglie di ICs - Small-Scale Integration ( SSI ) : Contengono 1-20 gates ( Esempio :7400- series SSI IC s ) - Medium-Scale Integration ( MSI ) : Contengono gates ( Esempio : contatori, decoders, multiplexers ) - Large-Scale Integration ( LSI ) : Contengono 200 to gates ( Esempio : Microprocessori, memorie, PLDs ) - Very Large Scale Integration ( VLSI ) Contengono più di 500,000 transistors ( Esempio : Microprocessore Pentium (1 a generazione) ASICs : ICs progettati per applicazioni particolari (schede grafiche). 10/09/09 Cibernetico elettronico 2

3 Famiglie logiche: CMOS : Complementary Metal-Oxide Semiconductor. CMOS Families Series 4000 ( Low Power ) 74C ( Pin- and function-compatible with TTL ) 74HC ( High Speed ) 74HCT ( TTL compatible ) 74AC ( Advanced CMOS ) 74ACT ( TTL compatible ) 74FCT ( Fast CMOS TTL compatable) 74FCT-T( FCT with TTL VOH ) 10/09/15 Cibernetico elettronico 3

4 Immunità da rumore, perchè digitale?: For VDD=5V VOLmax= 0.1 V VILmax = 1.5 V VIHmin = 3.5 V VOHmin= 4.9 V DC Noise Margin VDD (HIGH) 0.7VDD Undefined 0.3VDD (LOW) 0 V High State Noise margin: 1.4 Volt = (VOHmin-VIHmin) Low State Noise margin : 1.4 Volt = (VILmax VOLmax) VOHmin VIHmin VILmax VOLmax 10/09/15 Cibernetico elettronico 4

5 Specifiche: Famiglia HC HCT AC ACT Inp. Leak. Curr. (ua) InputCap. (pf) VIL max (V) VIH min (V) VOL max (V) VOH min (V) /09/15 Cibernetico elettronico 5

6 Ritardo di propagazione : 1- Transistor switching time 2- Input signal Transition time Tempi di transizione (revisited): E il tempo necessario affinchè l uscita cambi stato : Rise time ( t r ) : LOW-to-HIGH transition Fall time ( t f ) : HIGH-to-LOW transition Il tempo di transizione dipende da : La resistenza ON dei transistor usati. Capacità del carico (Anche dalle capacità parassite) Circuito di output Capacità delle piste sul circuito stampato o dei fili di collegamento Capacità d input del carico 10/09/15 Cibernetico elettronico 6

7 Dissipazione di potenza Static Power Dissipation: ( Static ) = VDD 2 /( R n +R p )...Valore estremamente piccolo (CMOS) Dynamic Power Dissipation: La corrente che scorre durante le transizioni quando i due transistor sono parzialmente ON. P T = CPD*VDD 2 * f CPD : Power Dissipation Constant, f : transizioni per secondo/2 Carica e scarica di C L P L = C L * VDD 2 * f Totale: P ( Dynamic ) = (CPD+C L ). VDD 2. f 10/09/15 Cibernetico elettronico 7

8 Prestazioni delle varie famiglie: Famiglia HC HCT AC ACT Propagation Delay(ns) Static Power Dissipation(mW) Dynamic(mW/MHZ) Total Total MHZ /09/15 Cibernetico elettronico 8

9 Come eravamo: Medium scale integration: TTL 74xx, ECL 10000, CMOS 4000 Bassa complessità: Porte base AND, OR. contatori ecc. ecc. 10/09/15 Cibernetico elettronico 9

10 Evoluzione (1) La produzione di dispositivi LSI o VLSI richiede più cicli di disegno, fabbricazione, collaudo: tempi lunghi costi elevati uso di fonderie Giustificato solo per un numero molto elevato di pezzi. 10/09/15 Cibernetico elettronico 10

11 Evoluzione (2) I gate array programmabili, le PLD ecc. offrono una soluzione intermedia: densità di gate elevata (non elevatissima) prestazioni leggermente inferiori IN HOUSE design and debug tempi molto rapidi costi molto ridotti 10/09/15 Cibernetico elettronico 11

12 Dispositivi programmabili PAL (Programmable Array Logic) o PLD Simple programmable And/Or array Può includere input/output flip-flops CPLD (Complex Programmable Logic Device) Array of multiple PAL-like blocks Programmable interconnects between blocks FPGA (Field Programmable Gate Array) Array of simple logic cells Interconnected via wires within routing channels 10/09/15 Cibernetico elettronico 12

13 Le connessioni? Le connessioni sono fatte con dei MOS usati come interruttori controllati da memory bits di qualche tipo: EPROM - charged floating gate, UV erasable EEPROM - charged floating gate, electrically erasable Flash Memory - charged floating gate, electrically erasable SRAM - Volatile memory Antifuse - permanent connections made electrically 10/09/15 Cibernetico elettronico 13

14 Guardiamo dentro ad una CPLD (1) 10/09/15 Cibernetico elettronico 14

15 Guardiamo dentro ad una CPLD (2) 10/09/15 Cibernetico elettronico 15

16 Guardiamo dentro ad una CPLD (3) One macrocell is equivalent to one flip-flop. Macrocells are arranged in local arrays. Local arrays are connected to fast interconnects for rows and columns. Input Output Cells connect the device to the outside world. 10/09/15 Cibernetico elettronico 16

17 Il vostro software ALTERA ma vale anche per QUARTUS II 10/09/15 17

18 ALTERA SOFTWARE Design Entry Compiler Waveform Editor Simulation Programmer Graphical : 10/09/15 Cibernetico elettronico 18

19 Compiler Test Vector Simulator Programmer These are the essential tools so that you can start programming your own devices. 10/09/15 Cibernetico elettronico 19

20 Apart from the usual TTL components, your needs can be better serviced by the use of LPM or Mega Functions. Scalable and optimized. 10/09/15 Cibernetico elettronico 20

21 10/09/15 Cibernetico elettronico 21