l'uscita dipende non solo dal valore istantaneo degli ingressi, ma anche dal valore degli stati precedenti (circuiti con memoria)

Transcript

1 l'uscia dipende non solo dal valore isananeo degli ingressi, ma anche dal valore degli sai precedeni (circuii con memoria) Circuii sequenziali (combinaori) = circuii rigeneraivi (non rigeneraivi) q equenziale Combinaorio In Circuio Logico Ou In Circuio Logico Ou ao Ou = f (In) Ou = f (In, precedeni In) Memoria degli sai precedeni reazione posiiva (MO, bipolari) immagazzinameno di carica (MO) I circuii sequenziali analizzai sono: Circuii saici (bisabili) Circuii dinamici Circuii bisabili con iseresi Circuii non-bisabili - flip-flop,, D, T - flip-flop maser-slave - flip-flop edge-riggered - lach pseudo-saico - flip-flop dinamico a due fasi 2 - lach C MO - True ingle-phase Clocked Logic (TPCL) - rigger di chmi - circuii monosabili - circui asabili

2 V i V =V V o i2 o2 Cascaa di 2 inveriori V o i2 o VTC del sadio VTC del 2 sadio V i V o2 i2 o A C A, B = puni di funzionameno sabili C = puno di funzionameno measabile B i o2 i2 o insabilià del puno C i2 o A sabilià del puno A C i o 2 i o2 - Nella regione di indeerminazione, il guadagno di ensione A deve essere > V

3 configurazione a pore NO configurazione a pore NAND Flip-flop Flip-flop n n+ n

4 Flip-flop T T T T n+ n n Flip-flop D D D D n n+ Problemi di emporizzazione (race condiion) D e = roppo a lungo, l'effeo di propagazione di in ingresso provoca ambiguià nel funzionameno Limii da imporre a e : D loop < <2 ( =riardo uniario) p p p > p

5 per eliminare la race condiion occorre eviare che i nuovi valori in uscia abbiano effeo sul funzionameno del flip-flop cascaa di due flip-flop con fasi di clock oppose, isolando il periodo di funzionameno del primo (maser) da quello del secondo (slave) MATE LAVE I I PEET CLEA PEET = ingresso asincrono che, quando abiliao, inizializza il circuio a = CLEA = ingresso asincrono che, quando abiliao, inizializza il circuio a = circuio sensibile ai segnali spuri, che possono produrre in uscia un livello logico alo indesiderao (one-caching)

6 Edge-rigger basao sul riardo di pore logiche - Circuio commuane sul frone di discesa del clock In N In X N 2 Ou X plh Ou Flip-flop con commuazione sul frone di discesa

7 q Tempo di se-up, hold, e propagazione nei flip-flop In seup hold DATO TABILE Ou pff DATO TABILE Massima frequenza di clock f max FLIP FLOP ETE COMBINATOIA p,comb + + <T pff p,comb seup (f =/T) max

8 - progeo svolo in modo più efficiene della semplice implemenazione in CMO delle pore logiche minor numero di MO, più compaezza e velocià - dimensionameno dei MO per garanire il correo funzionameno - empo di propagazione condizionao dalla reazione posiiva Flip-flop in CMO con segnale di clock chema circuiale V DD M 2 M 4 - dissipazione saica nulla uando è alo: M 6 M M 3 M 8 =, = e cosani =, = =, = M 5 M 7 =, = =, = - Implemenazione di un maser-slave flip-flop D richiede solo 22 disposiivi anziché i 38 necessari nel progeo FCMO

9 Dimensionameno dei MO 4. W L 2 2 W L 3 2 ) Minime dimensioni (con k =3k ) per M, M, M e M p n V (V) 2. W L 6 2 2) ao di se (rese) si innesca quando V <V /2 (V <V /2) DD DD ) Per passaggio in sao di se (rese): I > I (I >I ) DM DM DM DM 5, 6 2 7, 8 2 V (V) Per passare nello sao di se (W/L) = (W/L) > 2(W/L) M5 M6 M Per passare nello sao di rese (W/L) = (W/L) > 2(W/L) M7 M8 M3 Tempo di propagazione di e a) Passaggio in sao di se: V(Vol) p p ) per effeo di M 5, M 6, e M2 2) per effeo di M3 e M p(ns) b) Passaggio in sao di rese: ) per effeo di M 7, M 8, e M4 2) per effeo di M e M2

10 Flip-flop in CMO a 6 ransisori V DD - uso dei pass-ransisors M e M 5 6 M 2 M 4 - design sempice, usao ipicamene M 6 nel progeo di AM saiche M 5 M M 3 - cauela nel progeo di daapah (M e M sono bidirezionali) 5 6 Flip-flop bipolare in ecnologia ECL V CC V CC V CC V CC C C T 3 T 6 T T 2 T 5 T 4 B E B V EE V EE V EE