Le reti combinatorie: sintesi e analisi
|
|
- Bonaventura Ferrante
- 5 anni fa
- Visualizzazioni
Transcript
1 Le reti combinatorie: sintesi e analisi Le reti combinatorie hanno un certo numero di ingressi (n) ed un certo numero di uscite (m); ciascuna delle uscite dipende soltanto dai valori degli ingressi in quel momento Pertanto, solo per le reti combinatorie vale sempre che se in due istanti diversi avremo gli stessi ingressi allora anche le uscite saranno uguali Per poter progettare una rete combinatoria a partire da specifiche scritte o per eseguire il procedimento inverso, passare cioè da una rete già progettata ad una descrizione del suo funzionamento, impareremo Come descrivere il funzionamento di una rete combinatoria in termini matematici Come legare legare la descrizione matematica ad una realizzazione schematica Come rendere il processo ottimale in due diverse situazioni
2 Rete logica combinatoria x... x n F: I U sistema di m funzioni di n variabili binarie z = F (x,.., x n )... z m = F m (x,.., x n ) Rete logica combinatoria i valori delle variabili di uscita (variabili dipendenti) dipendono solo dai valori contemporanei delle variabili di ingresso (variabili indipendenti) Nelle reti combinatorie non può avvenire che gli stessi ingressi forniti in istanti diversi diano luogo ad uscite diverse 2
3 Descrizione funzionale di una rete combinatoria: la tabella della verità Descrive univocamente il comportamento di una rete combinatoria a n ingressi Una riga per ciascuna configurazione degli ingressi, una colonna per gli ingressi e per ciascuna uscita. La tabella di verità si legge per righe Ciascuna uscita può avere uno solo di 3 valori in una t.d.v. e cioè,, o -. L ultimo valore si legge indifferente e significa che l uscita può assumere entrambi i valori per quell ingresso +m colonne x x 2 x n F i (x, x 2,, x n ) 2 n righe oppure oppure oppure oppure oppure - oppure - oppure - oppure - Funzione completa Funzione incompleta 3
4 Il convertitore BCD/7 Segmenti D C B A Convertitore di codice BCD 7 segmenti a b c d e f g e f d g a c b La tabella della verità ci permette di descrivere inequivocabilmente il comportamento di una macchina combinatoria. Nel caso sopra abbiamo 6 (2 4 ) righe e 8 colonne ( + 7). La rete è descritta da 7 funzioni di 4 variabili binarie 4
5 Convertitore BCD/7 Segmenti parte III D C B A a b c d e f g D C B A Convertitore di codice BCD 7 segmenti..e le rimanenti configurazioni di ingressi? a b c d e f g e f d g a c b utilizzo per l uscita un ulteriore simbolo che rappresenta una condizione di «indifferenza» (don t care) 5
6 Comportamento & Struttura Nel caso di reti combinatorie, è possibile passare da descrizione del comportamento a realizzazione (e viceversa) mediante analisi e sintesi x... x n rete combinatoria z = F(x, x 2,, x n ) Comportamento Struttura z = F(x,.., x n ) sintesi x x 2 x 3 G 3 G 2 G z analisi G k x n 6
7 Algebra binaria Algebra binaria - Sistema matematico formato da un insieme di operatori definiti assiomaticamente ed atti a descrivere con una espressione ogni funzione di variabili binarie Calcolo delle proposizioni vero, falso e, o, non tre operatori Crisippo (25 a.c.) G. Boole (854) AND, OR e NOT costituiscono un insieme funzionalmente completo Algebra di commutazione, +,., * tre operatori C. Shannon (938) Algebra del nand, un operatore Algebra del nor, un operatore Algebra lineare,,. due operatori (EX-OR, AND) 7
8 Algebra di commutazione Sistema matematico ) un insieme di simboli B {, } 2) un insieme di operazioni O {+,., *} somma logica (+) prodotto logico (.) complementazione (*) 3) un insieme di postulati P: + =. = * = + =. = * = + =. = + =. = 8
9 Costanti, Variabili, Espressioni Costanti: elementi, dell insieme B Variabili: entità suscettibili di assumere il valore o Espressioni: stringhe finite di costanti, variabili, operatori e parentesi, formate in accordo alle seguenti regole: ) e sono espressioni 2) una variabile è una espressione 3) se A è un espressione, lo è anche (A*) 4) se A, B sono espressioni, lo sono anche (A+B), (A.B) Esempi: a+(b.c) a + bc a*.b (a+b)* a*.b + + ab* N.B. - L operazione di prodotto è prioritaria rispetto alla somma e non è obbligatorio racchiuderla tra parentesi. La notazione AB indica A B. La negazione è prioritaria rispetto al prodotto 9
10 Rappresentazione della negazione Esistono numerosi modi per rappresentare la negazione nelle espressioni logiche come ad esempio carattere soprallineato, apostrofo, asterisco, /, # ecc. Nel corso useremo solo caratteri soprallineati ed asterischi quindi per A negato potremmo trovare le scritture A A*
11 Funzioni complete di una variabile x f f f 2 f 3 4 funzioni di una variabile f, f 3 : costanti e f : identità o buffer f 2 : not X Z BUFFER Z = X X Z X Z NOT Z = X X Z
12 Funzioni complete di due variabili x x f f 5 f 3 f 5 f 2 f f f 4 f 7 f 8 f 9 f 6 f 3 f 2 f f 4 6 funzioni di due variabili f, f 5 : costanti e f 3, f 5 : identità o buffer f 2, f : not f : and f 4 : nand f 7 : or f 8 : nor f 9 : equivalence f 6 : ex-or Nota: Le possibili funzioni di n variabili sono 2 2n 2
13 Funzioni elementari & Porte logiche... X X 2 Z AND Z = X X 2 X X 2 Z X X 2 Z OR Z = X + X 2 X X 2 Z X X 2 Z EXOR Z = X X 2 X X 2 Z 3
14 ... Funzioni elementari & Porte logiche X X 2 Z NAND Z = X X 2 X X 2 Z X X 2 Z NOR Z = X X 2 X X 2 Z X X 2 Z EQUIVALENCE Z = (X X 2 ) X X 2 Z 4
15 Alcune proprietà dell algebra di commutazione X+Y=Y+X X.Y=Y.X X+Y+Z=(X+Y)+Z X.Y.Z=(X.Y).Z X.(Y+Z)= (X.Y)+ (X.Z) X+(Y.Z)=(X+Y).(X+Z) Distributività X+X=X X.X=X (idempotenza - entrambi) X+=X X.=X X.= X+= X+(X.Y)=X X+ X= X. X= Elemento neutro A.X+A. X=A (A+X).(A+ X)=A (combinazione) (X. Y) = X+ Y (X + Y) = X. Y (Leggi di De Morgan) X.Y+Y.Z+ X.Z= X.Y+ X.Z (consenso) (X+Y).(Y+Z).( X+Z)=(X+Y).( X+Z) (consenso) X+ X.Y = X + Y Commutatività: nello schema lo scambio degli ingressi non cambia il funzionamento per AND ed OR Associatività: definizione degli AND ed OR a 3 ingressi Esercizio importante: visualizzare le proprietà sopra su apposite tabelle di verità e tramite schemi logici, capire come passare da OR a AND usando le leggi di De Morgan 5
16 Come di mostrare le uguaglianze usando solo tabelle di verità Dimostrare X+(Y.Z)=(X+Y).(X+Z). Scrivere una tabella di verità con gli ingressi necessari 2. Usare una colonna di uscita per ciascuna operazione elementare da svolgere 3. Eseguire confronti Utile a volte separarli per colonne visto che il ruolo di ingresso sarà mutevole durante la procedura Si ricorda di procedere sempre per riga e di scegliere sempre le colonne giuste, nell esempio sotto sono riportati in blu per ciascuna colonna gli indici delle colonne usate per scrivere i valori. La colonna X ha indice X Y Z Y.Z X+Y.Z X+Y X+Z (X+Y).(X+Z) 2,2,3,,2 5,6 6
17 Il problema della sintesi Funzione assegnata Espressioni equivalenti Schemi logici SINTESI: abbiamo infiniti schemi che risolvono il nostro problema, vogliamo trovare quelli che sono ottimali secondo i parametri di Massima velocità Minima complessità Uso l algebra di commutazione per elaborare le espressioni logiche e giungere a quella corrispondente allo schema voluto 7
18 Complessità e velocità Indicatori : N gate = numero di gate N conn = numero di connessioni N casc = numero di gate disposti in cascata sul più lungo percorso di elaborazione Complessità funzione crescente di N gate, N conn Velocità di elaborazione funzione decrescente di N casc Esempio: x y z Le due reti sono equivalenti. Hanno la stessa velocità di elaborazione. La rete di sinistra è meno complessa. x z y 8
19 Il ritardo dei gate Nei gate reali la variazione degli ingressi sull uscita ha luogo solamente dopo un certo ritardo. Solitamente si differenziano i ritardi dovuti a cambiamenti sul fronte di salita (t LH ) o sul fronte di discesa (t HL ) Di norma i costruttori forniscono il ritardo minimo, massimo e nominale. Sulla base del progetto che si sta affrontando si andranno ad adoperare i valori in relazione al caso peggiore x t min x t y t typ y t max Modello di gate con ritardo 9
20 Cosa significa che un segnale è attivo basso? Segnali attivi bassi Vuol dire che la funzione svolta dal segnale (nel caso del decoder abilitare la decodifica degli ingressi) è attivata quando il segnale ha valore logico basso (). I segnali attivi bassi si indicano solitamente con questa notazione: <nome del segnale># (per esempio ENABLE#) oppure <nome del segnale>* NOTA: Nel corso cercheremo sempre di lavorare con segnali attivi alti, tuttavia dobbiamo sapere cosa sono e saper trattare i segnali attivi bassi. Quando avremo a che fare con segnali attivi bassi useremo la notazione con * 2
21 Espressioni canoniche I forma canonica (Espressione canonica SP): ogni funzione di n variabili binarie è descritta da una somma di tanti termini prodotto quante sono le configurazioni per cui la funzione stessa vale. In ogni termine prodotto (mintermine) compaiono tutte le n variabili, ciascuna in forma vera se nella configurazione corrispondente vale, in forma negata altrimenti. II forma canonica (Espressione canonica PS): ogni funzione di n variabili binarie è descritta da un prodotto di tanti termini somma quante sono le configurazioni per cui la funzione stessa vale. In ogni termine somma (maxtermine) compaiono tutte le n variabili, ciascuna in forma vera se nella configurazione corrispondente vale, in forma negata altrimenti. Per ciascuna funzione logica esistono sicuramente almeno due espressioni logiche e quindi due schemi. Gli schemi logici risultanti dalle espressioni canoniche sono a due livelli (ottima velocità), ma solitamente sono semplificabili in schemi meno complessi (forme minime) 2
22 Decoder: funzionamento Un decoder (n : m) accetta in ingresso n bit e presenta in uscita m = 2 n linee sulle quali asserisce (ovvero porta ad ) solo quella che corrisponde al valore binario in ingresso Un decoder può anche avere un ingresso di ENABLE# (attivo basso); EN* è un ulteriore ingresso che ha lo scopo di forzare tutte le uscite a quando questo vale Tabella della verità Schema a blocchi EN* X X Y 3 Y 2 Y Y X X D E C Y Y Y 2 EN* Y 3 Espressioni canoniche SP delle uscite E inizialmente difficile trattare i segnali attivi bassi, vedremo alcuni esempi nella seconda parte del corso Y 3 = EN X X Y 2 = EN X X Y = EN X X Y = EN X X 22
23 Decoder: schema logico Espressioni canoniche SP delle uscite Schema logico Y 3 Y 3 = EN X X Y 2 = EN X X Y = EN X X Y 2 Y = EN X X Y Y EN* X X 23
24 Multiplexer a due vie: funzionamento Un multiplexer (o selettore) permette di selezionare uno degli n ingressi per presentarlo in uscita; la selezione è effettuata tramite una linea di comando. Con n linee di ingresso, il numero di linee di comando deve essere pari a log 2 n Tabella della verità A I I U Se A= allora U=I altrimenti U=I Schema a blocchi I I M U X Espressione canonica SP dell uscita U = A I I + A I I + A I I + A I I A U 24
25 Multiplexer a due vie: schema logico Espressione canonica SP espressione normale SP (manipolazione algebrica dell espressione) U = A I I + A I I + A I I + A I I = = A I (I + I ) + A I (I + I ) = = A I + A I Abbiamo applicato le regole dell algebra bina per semplificare l espressione e, conseguentemente lo schema. Tuttavia non sempre è possibile procedere semplicemente a queste elaborazioni Schema logico I U I A 25
26 Implicanti e implicati primi Implicante di una funzione Termine prodotto di n o meno variabili che assume valore per configurazioni per cui anche la funzione vale Implicato di una funzione Termine somma di n o meno variabili che assume valore per configurazioni per cui anche la funzione vale [Implicante Implicato] primo [Implicante Implicato] da cui non è possibile eliminare alcun letterale senza perdere la sua proprietà + ABC + DFE + Termine Letterale Espressione SP 26
27 ESPRESSIONE MINIMA Espressioni minime SP o PS L espressione minima SP è una somma irridondante di implicanti primi L espressione minima PS è un prodotto irridondante di di implicati primi Irridondante indica che non possono essere eliminati termini Primo indica che non possono essere eliminati letterali + ABC + DFE + Termine Letterale Espressione minima (SP/PS) Espressione SP. espressione SP/PS formata dal minimo numero possibile di termini (prodotti/somme) 3. aventi ciascuno il minimo numero possibile di letterali (variabili in forma vera o complementata). Fornisce la descrizione algebrica di una rete di costo minimo
28 Mappe di Karnaugh Mappa di Karnaugh Rappresentazione bidimensionale della tabella della verità di una funzione di 2,3,4 variabili, i cui valori sono stati elencati sui bordi in maniera che due configurazioni consecutive differiscano per il valore di un solo bit Esempi: a b Somma logica di 2 variabili 28! a br Riporto del Full Adder ab cd Parità su 4 variabili
29 Adiacenza tra celle Coppia di celle adiacenti su mappe di Karnaugh Due celle le cui coordinate differiscono per un solo bit. In una mappa che descrive una funzione di n variabili ogni cella ha n celle adiacenti. Regola grafica per l adiacenza - Sono adiacenti celle aventi un lato in comune o poste all estremità di una stessa riga o colonna. 29 cella scelta come esempio celle adiacenti a b a bc 2 variabili 3 variabili ab cd 4 variabili
30 Estensione delle mappe a 5 variabili cella scelta come esempio celle adiacenti de bc a= de bc a= abc de 5 variabili a bc de Cambia un solo bit Ulteriore regola di adiacenza - Sono adiacenti celle che occupano la stessa posizione in sotto-mappe adiacenti 3
31 3 Estensione delle mappe a 6 variabili cella scelta come esempio celle adiacenti ef cd ef cd ab= ab = ef cd ab = ef cd 6 variabili ab=
32 Raggruppamenti rettangolari Raggruppamento Rettangolare (RR) di ordine p Insieme di 2 p celle di una mappa all interno del quale ogni cella ha esattamente p celle adiacenti RR ed implicanti Un RR di ordine p costituito da celle contenenti valore, ed eventualmente condizioni di indifferenza, individua un implicante della funzione. Nel prodotto compaiono le sole (n-p) variabili che rimangono costanti nel RR, in forma vera se valgono, in forma complementata se valgono. RR ed implicati Un RR di ordine p costituito da celle contenenti valore, ed eventualmente condizioni di indifferenza, individua un implicato della funzione. Nella somma compaiono le sole (n-p) variabili che rimangono costanti nel RR, in forma vera se valgono, in forma complementata se valgono. 32
33 2 mintemini adiacenti implicante ab cd X X X X X X X X X X X X X X mintermini implicante canonica SP: a bc d + abc d +... normale SP: ac d +... Combinazione: xy+x y = x Due mintermini di una espressione canonica SP corrispondenti a configurazioni che individuano celle adiacenti sono equivalenti ad un unico implicante con un letterale in meno. 33
34 x2 maxtermini implicato canonica PS: maxtermini implicato cd ab X X X X X X X X X X X X X X ( a+ b+c+ d)( a+ b+ c+ d)... normale PS: ( a+ b+ d)... Combinazione: (x+y)(x+ y) = x Due maxtermini di una espressione canonica PS corrispondenti a configurazioni che individuano celle adiacenti sono equivalenti ad un unico implicato con un letterale in meno. 34
35 4 mintermini adiacenti implicante Quattro mintermini corrispondenti a configurazioni che individuano un raggruppamento di 4 celle a 2 a 2 adiacenti sono equivalenti ad un unico implicante con due letterali in meno. cd ab X X X X X X X X X X X X canonica SP: ab cd + abcd + ab ad + abcd + Combinazione: xy+x y = x normale SP: abd + abd +.. Combinazione: xy+x y = x normale SP: bd
36 Implicanti e implicati PRIMI RR di dimensione massima ed implicanti primi Un RR formato da celle contenenti valore o - e non interamente incluso in un RR di ordine superiore individua un implicante primo RR di dimensione massima ed implicati primi Un RR formato da celle contenenti valore o - e non interamente incluso in un RR di ordine superiore individua un implicato primo Esempio (caso SP): cd ab X X X X X X X bd d non è un implicante primo! è un implicante primo! 36
37 Implicato primo: esempio cd ab x x x x x x c + d non è un implicato primo! non è un implicato primo! c + d d è un implicato primo! 37
38 Individuazione grafica dei termini ridondanti Un RR le cui celle sono tutte incluse in altri RR può NON essere preso in considerazione per la la forma minima ab cd X X X X X X X X X X X X cd ab X X X X X X X X X X X X 38 normale SP: ac d + abc + abd +... xy+ xz+yz = xy + xz normale SP: ac d + abd +... normale PS: ( a+ b+ d)( a+ c+ d)( a+b+ d)... (x+y).( x+z).(y+z) = (x+y).( x+z) normale PS: ( a+ b+ d)( a+b+ d)...
39 Copertura minima Copertura di una funzione su una mappa Insieme di RR la cui unione racchiude tutte le celle contenenti o valore (copertura degli uni) o valore (copertura degli zeri), ed eventualmente celle con valore indifferente Coperture ed espressioni normali Una copertura degli uni (zeri) individua una espressione normale SP (PS) che descrive, nel suo dominio, la funzione assegnata tramite la mappa. Gli implicanti (implicati) che appaiono nell espressione sono individuati dai raggruppamenti componenti la copertura. Copertura minima Copertura costituita dal minimo numero possibile di RR di dimensione massima e corrispondente alla espressione minima 39
40 RR non di dimensione massima: esempio ab cd - - c + ac d Uno dei due RR non è di dimensione massima (ac d non è un implicante primo): l espressione non è minima. ab cd - - c + a d L espressione è minima! 4
41 RR non di numero minimo: esempio ab cd ac d + abc + b cd + a c Somma irridondante di implicanti primi, ma non espressione minima ab cd ac d + abd + a c Espressione minima 4
42 Espressioni minime PS equivalenti: esempio ab cd ( b+ c+d) (a+ c+ d) (b+c+ d) ( a+c+d) ab cd (a+ b+ c) ( a+ b+d) ( a+b+c) (a+b+ d) 42
43 Coperture ed espressioni: esempi cd ab a bc La funzione f(a, b, c, d) è identicamente uguale a cd ab - - PS: SP: b + d b + d a bc + a b c + abc L espressione minima SP è l espressione canonica Le coperture minime PS ed SP portano alla stessa espressione 43
44 Individuazione grafica dell espressione minima () A partire dalla mappa che descrive la funzione occorre determinare la copertura minima e da questa la corrispondente espressione minima. Il procedimento è per sua natura non sistematico e presuppone l abilità di chi lo esegue. È tuttavia possibile delineare una sequenza di passi che consentono di individuare con facilità la copertura minima. ) Si decide se cercare l espressione di tipo SP o PS e ci si predispone di conseguenza a coprire gli uni o gli zeri. ab cd - - ) scegliamo SP 44
45 Individuazione grafica dell espressione minima (2) 2) Si cerca di individuare tra le celle da coprire una cella che possa essere racchiusa in un solo RR e lo si traccia di dimensione massima, annotando il termine corrispondente. Se la funzione è incompleta il RR può contenere anche condizioni di indifferenza. ab cd - - ) scegliamo SP 2) ac d 45
46 Individuazione grafica dell espressione minima (3) 3) Si ripete fino a quando è possibile il passo 2, tenendo conto della possibilità di coprire anche celle incluse in RR già tracciati. ab cd - - ) scegliamo SP 2) ac d 3) a c 46
47 Individuazione grafica dell espressione minima (4) 4) Si prendono in considerazione le celle ancora da coprire e se ne sceglie a colpo d occhio la copertura migliore, tenendo conto come al solito della possibilità di coprire celle già coperte e condizioni di indifferenza. ab cd - - ) scegliamo SP 2) ac d 3) a c 4) abd oppure b cd 5) Si ripete il passo 4 fino a soddisfare la condizione di copertura. Si scrive infine l espressione minima. 5) ac d + a c + abd b cd 47
48 Individuazione grafica dell espressione minima: esempio di copertura PS ab cd ) a + b 3) b+ d oppure a + d 4) a+ c oppure c+ d b+ d 5) (a + b) a + d. a+ c c+ d ) scegliamo PS. Espressione minima PS: (a + b) (a + d) ( c+ d) 48
49 Esempio: sintesi minima di un encoder Tabella della verità Mappe di Karnaugh delle funzioni di uscita X 2 X X Y Y x x x Y x x x 2 - Se si suppone che le corrispondenti configurazioni di ingresso non possano presentarsi allora queste possono essere considerate condizioni di indifferenza Y 49
50 Sintesi minima di un encoder Mappe di Karnaugh delle funzioni di uscita x x x 2 - Espressioni minime SP delle funzioni di uscita Y = X2 + X Y = X2 + X Espressioni minime PS delle funzioni di uscita Y Y = X2 + X Y = X2 + X x x x 2 - X 2 X X Schema logico Y Y Y 5
51 ESERCIZIO:analisi N 3 N 2 N N N 3 N 2 N N F F Esressione normale SP F = N 3 N 2 + N 3 N 5
52 ESERCIZIO:analisi N N N 3 N 2 F = N 3 N 2 + N 3 N N 3 N 2 N N F 52
53 ESERCIZIO:analisi Bit più significativo (MSB) 53 N 3 N 2 N N N 3 N 2 N N Codice BCD Bit meno significativo (LSB) Risultato dell analisi: la rete consente di individuare le configurazioni di 4 bit che non corrispondono ad un codice BCD. La funzione F vale in corrispondenza di tali configurazioni.? BASE N 3 N 2 N N F
54 Alea statica Rete combinatoria glitch Alea statica I ritardi di propagazione possono determinare una temporanea variazione dell uscita di una rete combinatoria, in risposta ad una sequenza di due ingressi per cui avrebbe invece dovuto rimanere costante Comportamento apparentemente aleatorio inaccettabile su una retroazione diretta 54
55 Alea statica nell OR x z x x 2 x 2 z - x x 2 t z x x 2 z - x x 2 t z x z x 2 Occorre far cambiare un solo ingresso alla volta! 55
56 Alea statica nell AND x x 2 z x x 2 z - x t x 2 x 2 x z - x 2 x t Occorre far cambiare un solo ingresso alla volta! x z x 2 56
57 Visualizzazione dell alea statica sulle AND mappe OR X \ X F = X X Nel passaggio dalla configurazione XX = alla configurazione XX = si verifica un alea se cambia prima X!!! Nel passaggio dalla configurazione XX = alla configurazione XX = si verifica un alea se cambia prima X!!! X \ X F = X + X Nel passaggio dalla configurazione XX = alla configurazione XX = si verifica un alea se cambia prima X!!! Nel passaggio dalla configurazione XX = alla configurazione XX = si verifica un alea se cambia prima X!!! 57
58 Alea statica nel SELETTORE c t Occorre impiegare una copertura ridondante! b A t a t A t U? 3 t Anche con l ipotesi che cambi un solo ingresso alla volta, resta il problema del disallineamento dei loro complementi causato dal ritardo di NOT interni a = NOT(A) c b U 58
59 Il SELETTORE: la copertura ridondante SP minima: U = AI + AI A I I U SP ridondante: U = AI + I I + AI I U I A 59
60 SELETTORE: rete non minima I = t t c d t U SP ridondante: U = AI + I I + AI I = A t a t A b 3 t a = NOT(A) L AND in più mantiene il corretto valore di U per tutto il transitorio c b 6 d U
61 Eliminazione a priori delle alee statiche Una r. c. completamente specificata ed i cui segnali d ingresso cambiano di valore uno solo alla volta non presenta alea statica se è descritta da un espressione normale formata da tutti i termini primi Mappe di Karnaugh Per eliminare a priori le alee statiche in una rete combinatoria completamente specificata è necessario e sufficiente scegliere una copertura in cui ogni coppia di (o di ) contenuta in celle adiacenti sia racchiusa in almeno un RR 6
62 Alea statica & mappe di Karnaugh () F = m(, 3, 5, 7, 8, 9, 2, 3) X 3 X 4 X X 2 F Espressione minima SP F = X X 4 + X X 3 62
63 Alea statica & mappe di Karnaugh (2) X 3 X 4 X X 2 Consideriamo di trovarci nel caso in cui X 3 X 4 =. L espressione che descrive la rete si riduce a F = X + X. Infatti, come rappresentato nella mappa, a prescindere dai valori di X e X 2, la funzione deve valere. Tenendo però in considerazione il ritardo dovuto al NOT, si può verificare un alea. t/2 U sono celle adiacenti X t sono celle adiacenti X Nell esempio in esame, si ha un alea nel passaggio di X da a. U X ALEA!! 63
64 Alea statica & mappe di Karnaugh (3) X 3 X 4 X X 2 Supponendo che gli ingressi cambino di valore uno solo alla volta (es. X ), il problema dell alea statica può essere risolto introducendo uno o più raggruppamenti ridondanti. F Nell esempio in esame è possibile considerare solamente un unico raggruppamento di ordine 2, ottenendo l espressione ridondante: sono celle adiacenti sono celle adiacenti F = X X 4 + X X 3 + X 3 X 4 Il problema dell alea sarebbe stato risolto anche considerando i due raggruppamenti di ordine sopra riportati (linea trattegiata). Questo avrebbe portato però ad un espressione più costosa : F = X X 4 + X X 3 + X 2 X 3 X 4 + X 2 X 3 X 4 64
65 Buffer 3-state: il comando di Output Enable (OE) I O I O OE OE I O X Z OE= consente il passaggio OE= blocca il passaggio OE I OE Lo stato elettrico del segnale d uscita è indefinito o flottante (Stato di Alta Impedenza) O Z 65 t PZH t PHL t PLZ Z
66 Il bus come risorsa condivisa Rete Rete 2 Rete n OE OE 2 OE n BUS In ogni istante di tempo solamente una rete potrà accedere al bus. Questo vuol dire che solamente un segnale di OE i potrà essere attivo in ogni istante di tempo. I segnali di OE i verranno generati da una rete che possiamo chiamare controllore del bus. Controllore del bus OE OE 2... OE n 66
67 Addizione (con riporto) Somma fra due bit: non basta per eseguire la somma in colonna + = + = + = + = Il Full Adder consente di sommare i bit in una determinata posizione di una somma con due addendi, n Full Adder collegati consentono di ottenere un sommatore ad n bit C i a i b i Full Adder riporto carry C i a i b i C i+ s i s i C i+ C n s n C n- C n-2 C C in = a n- a n-2 a a + b n- b n-2 b b s n- s n-2 s s 67
68 a b HA XOR AND sum cout Progettazione di un adder a 4 bit (prima parte) C_in a_i b_i C_out a HA C S b FA OR a HA C S b S 68
69 Sommatore a 4 bit Y 3.. X C in C out B 3.. Adder 4 bit A 3.. S3.. 4 OV uns U 3.. X3 Y3 X2 Y2 X Y X Y a3 b3 a2 b2 a b a b Cin 4bit_Adder a b a b a b Cin Cin Cin a b Cin FA FA FA FA Cout Cout Cout Cout S S S S Cout Cout s3 s2 s s3 s2 s s s 69
70 Ripasso sulla Somma Ipotesi: consideriamo qui n bit con n = 8 Se eseguiamo la somma di quantità senza segno (i numeri rappresentabili vanno da e 255) possiamo utilizzare 8 full adder e l ultimo carry segnala con il valore l errore nel risultato che è troppo grande per essere rappresentato Se consideriamo la somma di numeri con segno e usiamo la notazione in complemento a 2, allora i numeri rappresentabili vanno da -28 a 27. In questo caso l errore di risultato non rappresentabile non è indicato dal valore del carry out dell ultimo full adder. Occorre invece realizzare una rete logica che legga almeno i segni degli operandi, il segno dell uscita ed il bit di carry out dell ultimo full adder. In alternativa si ottiene la stessa informazione dallo XOR del carry in e del carry out dell ultimo full adder. Questo XOR dà quindi l indicazione della situazione di overflow. Questa soluzione, non dipende dal segno degli operandi. ATTENZIONE: l ultimo bit di carry out verrà d ora in poi chiamato carry out il termine overflow verrà utilizzato solo per indicare lo stato di errore dovuto a risultato non visualizzabile 7
71 Complemento a 2 di un numero naturale N formato da n bit complement and increment Notare l uso del carry in per incrementare B A CI 4 BIT a ADDER a a 2 a 3 s s s 2 s 3 b b b 2 b 3 CO - B 7 Esercizio in classe: Per eseguire complement and increment in realtà non servono n full adder, anche una soluzione con meno potenza di calcolo è in grado di raggiungere il risultato corretto. Ragionarci e cercare di trovarla
72 Esercizi Utilizzando una rappresentazione in complemento a 2 con n=6 si eseguano le seguenti operazioni: (-2) + (+4) (-2) + (-) (-2) - (-2) (-2) + (+2) (-2) + (-4) (+) - (+5) (+) - (+) (+2) +(+5) Se lavoro in complemento a 2 la situazione di overflow è determinata dal fatto che i CO calcolati dai full adder in posizione n-2 ed n- siano diversi
73 Approfondimento: il sottrattore (è un esercizio, potrà essere verificato, non è presente nelle CPU) Determinare la tabella di verità di un full subtracter, un modulo che, così come avviene per il full adder relativamente alla somma con riporto, consente di realizzare un sottrattore secondo l approccio della sottrazione in colonna con prestito. 73
74 Sottrazione (con prestito) p i a i b i Full Subtracter d i p i+ Mi hanno richiesto prestito p i a i b i p i+ Richiedo prestito d i p n d n p n- p n-2 p a n- a n-2 a a - b n- b n-2 b b d n- d n-2 d d
75 Approfondimento: ALU ( Arithmetic and Logic Unit) x c flag y ALU u u = F c (x, y) ALU - Rete combinatoria in grado di eseguire diverse operazioni di tipo aritmetico o logico. L operazione di volta in volta eseguita dipende dal valore attribuito ai bit di programmazione (codice operazione) 75
76 Adder a 4 bit a3 b3 a2 b2 a b a b a3 b3 a2 b2 a b a b 4bit_Adder a b a b a b Cin Cin Cin a b Cin FA FA FA FA Cout Cout Cout Cout S S S S XOR ov s3 s2 s s ov 76 s3 s2 s s
77 Un adder/subtractor programmabile CI x CI 4 BIT ADDER a y C M U X a a 2 a 3 s s s 2 s 3 b b b 2 b 3 CO u Aggiungo ingressi di controllo e reti di preelaborazione fra gli ingressi (x ed y) ed i valori effettivamente sommati (a e b) CI x + y x + y + x - y - x -y ogni configurazione degli ingressi di controllo ho una diversa funzione svolta dalla rete 77
78 x y C M U X.. più operazioni aritmetiche Schema inserito per conoscenza C 2 M U X C CI CI 4 BIT a ADDER a a 2 a 3 s s s 2 s 3 b b b 2 b 3 CO Continuo ad aggiungere ingressi di controllo e reti di preelaborazione fra gli ingressi (x ed y) ed i valori effettivamente sommati (a e b), mi accorgo che riesco a gestire molte operazioni aritmetiche, ma nessuna operazione logica M U X u CI C 2 C C x + y x + y + x - y - x x - x -y y y + -(y +) - y 2 4 -, - x + x 78
79 Operazioni logiche Le operazioni logiche come AND OR XOR ecc sono eseguite bit a bit fra le configurazioni degli operandi in ingresso. Usare un adder per eseguire operazioni bit a bit è impossibile senza modifiche allo stesso. Ciò avviene acausa della catena di propagazione del carry La modifica consiste quindi nell interrompere la catena di propagazione del carry quando si eseguono operazioni logiche, e per fare ciò basta forzare tutti i carry a tramite un segnale di controllo. 79
80 Bit di modalità e operazioni logiche x y C 2 C C Rete di pre-elabor. r a b CI M FA CI a a a 2 a 3 b b b 2 b 3 R s M (bit di modalità, : logica, : aritmetica) M 4 BIT ADDER con M s s s 2 s 3 CO u r a b FA R s C 2 C C M= x y (x y) x x y y M= s = a b 8
81 Segnali di flag x y c ALU flag u ZF SF ZERO FLAG: vale se il risultato vale. SIGN FLAG: vale se il risultato è negativo. CF CARRY FLAG: vale se CO=. OF PF OVERFLOW FLAG: vale in caso di traboccamento del risultato di un operazione fra numeri relativi rappresentati in complemento a 2. PARITY FLAG: vale se il bit di parità del risultato vale. 8
82 Generazione dei flag per una ALU a 4 bit ZF = (u + u + u 2 + u 3 ) SF = u 3 CF = CO OF = r 3 CO PF = u u u 2 u 3 82
83 C 3 C 2 C C M La ALU a 4 bit CI ZF SF CF OF PF x a M r s u x b R x 2 x 3 Rete di pre-elabor. a b M r R s u a 2 M r 2 s 2 u 2 y b 2 R y y 2 a 3 M r 3 s 3 u 3 y 3 b 3 R CO 83
Cap. 3 Reti combinatorie: analisi e sintesi operatori logici e porte logiche
Cap. 3 Reti combinatorie: analisi e sintesi operatori logici e porte logiche 3.1 LE PORTE LOGICHE E GLI OPERATORI ELEMENTARI 3.2 COMPORTAMENTO A REGIME E IN TRANSITORIO DEI CIRCUITI COMBINATORI I nuovi
DettagliESERCIZI DEL CORSO DI INFORMATICA
ESERCIZI DEL CORSO DI INFORMTIC Questa breve raccolta di esercizi vuole mettere in luce alcuni aspetti della prima parte del corso e fornire qualche spunto di riflessione. Il contenuto del materiale seguente
DettagliEsercitazioni di Reti Logiche. Lezione 1 Rappresentazione dell'informazione. Zeynep KIZILTAN zkiziltan@deis.unibo.it
Esercitazioni di Reti Logiche Lezione 1 Rappresentazione dell'informazione Zeynep KIZILTAN zkiziltan@deis.unibo.it Introduzione Zeynep KIZILTAN Si pronuncia Z come la S di Rose altrimenti, si legge come
DettagliEsercitazioni di Reti Logiche. Lezione 2 Algebra Booleana e Porte Logiche. Zeynep KIZILTAN zkiziltan@deis.unibo.it
Esercitazioni di Reti Logiche Lezione 2 Algebra Booleana e Porte Logiche Zeynep KIZILTAN zkiziltan@deis.unibo.it Argomenti Algebra booleana Funzioni booleane e loro semplificazioni Forme canoniche Porte
DettagliAlgebra di Boole. Le operazioni base sono AND ( ), OR ( + ), NOT ( )
Algebra di Boole Circuiti logici: componenti hardware preposti all'elaborazione delle informazioni binarie. PORTE LOGICHE (logical gate): circuiti di base. Allo scopo di descrivere i comportamenti dei
DettagliAritmetica binaria sui numeri relativi (somme e sottrazioni) e Unità aritmetiche
Aritmetica binaria sui numeri relativi (somme e sottrazioni) e Unità aritmetiche Esercizi da laboratorio ed esercizi per l esame 30 ottobre 20 Reti Logiche Numeri relativi: rappresentazione in complemento
DettagliEsempi ed esercizi Aritmetica degli elaboratori e algebra di commutazione
Esempi ed esercizi Aritmetica degli elaboratori e algebra di commutazione Fondamenti di Informatica Michele Ceccarelli Università del Sannio ceccarelli@unisannio.it Angelo Ciaramella DMI-Università degli
DettagliSintesi di reti combinatorie. Sommario. Motivazioni. Sommario. Funzioni Espressioni. M. Favalli
Sommario Sintesi di reti combinatorie Funzioni Espressioni 1 Teorema di espansione di Shannon (Boole) M. Favalli Engineering Department in Ferrara 2 Forme canoniche 3 Metriche per il costo di una rete
DettagliReti Logiche. Le reti logiche sono gli elementi architettonici di base dei calcolatori, e di tutti gli apparati per elaborazioni digitali.
Reti Logiche Le reti logiche sono gli elementi architettonici di base dei calcolatori, e di tutti gli apparati per elaborazioni digitali. - Elaborano informazione rappresentata da segnali digitali, cioe
DettagliI Bistabili. Maurizio Palesi. Maurizio Palesi 1
I Bistabili Maurizio Palesi Maurizio Palesi 1 Sistemi digitali Si possono distinguere due classi di sistemi digitali Sistemi combinatori Il valore delle uscite al generico istante t* dipende solo dal valore
DettagliInformatica Teorica. Macchine a registri
Informatica Teorica Macchine a registri 1 Macchine a registri RAM (Random Access Machine) astrazione ragionevole di un calcolatore nastro di ingresso nastro di uscita unità centrale in grado di eseguire
DettagliComponenti combinatori
Componenti combinatori Reti combinatorie particolari (5.., 5.3-5.8, 5.) Reti logiche per operazioni aritmetiche Decoder ed encoder Multiplexer Dispositivi programmabili: PROM e PLA Reti combinatorie particolari
DettagliAPPUNTI DI ELETTRONICA DIGITALE
APPUNTI DI ELETTRONICA DIGITALE ITIS MARCONI-GORGONZOLA docente :dott.ing. Paolo Beghelli pag.1/24 Indice 1.ELETTRONICA DIGITALE 4 1.1 Generalità 4 1.2 Sistema di numerazione binario 4 1.3 Operazioni con
DettagliPROGRAMMA SVOLTO E L E T T R O N I C A Anno Scolastico 2014/2015 Classe III Ae Prof. Boldrini Renato Prof. Procopio Sostene
PROGRAMMA SVOLTO E L E T T R O N I C A Anno Scolastico 2014/2015 Classe III Ae Prof. Boldrini Renato Prof. Procopio Sostene LIBRI DI TESTO: Autore: Conte/Ceserani/Impallomeni Titolo: ELETTRONICA ED ELETTROTECNICA
DettagliL algebra di Boole. Cenni Corso di Reti Logiche B. Mariagiovanna Sami
L algebra di Boole Cenni Corso di Reti Logiche B Mariagiovanna Sami Algebra Booleana: sistema algebrico Operazione: Operazione α sull'insieme S={s1,s2,...} = funzione che da SxS (prodotto cartesiano S
DettagliAlgebra Booleana 1 ALGEBRA BOOLEANA: VARIABILI E FUNZIONI LOGICHE
Algebra Booleana 1 ALGEBRA BOOLEANA: VARIABILI E FUNZIONI LOGICHE Andrea Bobbio Anno Accademico 2000-2001 Algebra Booleana 2 Calcolatore come rete logica Il calcolatore può essere visto come una rete logica
DettagliSistemi Web per il turismo - lezione 3 -
Sistemi Web per il turismo - lezione 3 - Software Si definisce software il complesso di comandi che fanno eseguire al computer delle operazioni. Il termine si contrappone ad hardware, che invece designa
DettagliLezione 7 Sommatori e Moltiplicatori
Architettura degli Elaboratori e delle Reti Lezione 7 Sommatori e Moltiplicatori Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 7 1/36 Sommario!
DettagliAritmetica dei Calcolatori 2
Laboratorio di Architettura 13 aprile 2012 1 Operazioni bit a bit 2 Rappresentazione binaria con segno 3 Esercitazione Operazioni logiche bit a bit AND OR XOR NOT IN OUT A B A AND B 0 0 0 0 1 0 1 0 0 1
DettagliAppunti del corso di Informatica 1 (IN110 Fondamenti) 3 Modelli di calcolo
Università Roma Tre Dipartimento di Matematica e Fisica Corso di Laurea in Matematica Appunti del corso di Informatica 1 (IN110 Fondamenti) 3 Modelli di calcolo Marco Liverani (liverani@mat.uniroma3.it)
DettagliMacchine combinatorie
Corso di Calcolatori Elettronici I A.A. 2010-2011 Macchine combinatorie Lezione 10 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Analisi e Sintesi di un sistema 1/2 Per analisi di
DettagliUn circuito integrato è una piastrina di silicio (o chip), quadrata o rettangolare, sulla cui superficie vengono realizzati e collegati
Il Livello LogicoDigitale i Blocchi funzionali combinatori Circuiti integrati Un circuito integrato è una piastrina di silicio (o chip), quadrata o rettangolare, sulla cui superficie vengono realizzati
DettagliCORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I)
CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Codifica delle Informazioni T insieme delle informazioni da rappresentare E insieme
DettagliA.C. Neve Esercizi Digitali 1
Esercizi di Elettronica Digitale.. Neve Esercizi Digitali 1 Porte logiche Elementari ND OR NND NOR EXOR EXNOR 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 1 0 0 1 1 0 1 0 1 1 1 1 0 0 0 1 * Reti logiche con interruttori
DettagliEsercitazione di Calcolatori Elettronici Ing. Battista Biggio. Corso di Laurea in Ingegneria Elettronica. Esercitazione 1 (Capitolo 2) Reti Logiche
Esercitazione di Calcolatori Elettronici Ing. Battista Biggio Corso di Laurea in Ingegneria Elettronica Esercitazione 1 (Capitolo 2) Reti Logiche Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie
DettagliPROGRAMMA DI SCIENZE E TECNOLOGIE APPLICATE 2015/2016 Classe 2ª Sez. C Tecnologico
ISTITUTO TECNICO STATALE MARCHI FORTI Viale Guglielmo Marconi n 16-51017 PESCIA (PT) - ITALIA PROGRAMMA DI SCIENZE E TECNOLOGIE APPLICATE 2015/2016 Classe 2ª Sez. C Tecnologico Docente PARROTTA GIOVANNI
Dettaglix y z F x y z F 0 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 1 1 0 1 1 1 1 F = x z + y z + yz + xyz G = wyz + vw z + vwy + vwz + v w y z Sommario
Esercitazione di Calcolatori Elettronici Prof. Gian Luca Corso di Laurea in Ingegneria Elettronica Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie Analisi e sintesi di reti sequenziali
DettagliIl calcolatore. Architettura di un calcolatore (Hardware)
Il calcolatore Prima parlare della programmazione, e' bene fare una brevissima introduzione su come sono strutturati i calcolatori elettronici. I calcolatori elettronici sono stati progettati e costruiti
DettagliLABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 2. http://digilander.libero.it/rosario.cerbone
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 2 Prof. Rosario Cerbone rosario.cerbone@libero.it http://digilander.libero.it/rosario.cerbone a.a. 2007-2008 Logica Combinatoria una rete combinatoria
DettagliSintesi Combinatoria Uso di componenti diversi dagli operatori elementari. Mariagiovanna Sami Corso di reti Logiche 8 Anno 2007-08
Sintesi Combinatoria Uso di componenti diversi dagli operatori elementari Mariagiovanna Sami Corso di reti Logiche 8 Anno 27-8 8 Quali componenti, se non AND e OR (e NOT )? Si è detto inizialmente che
DettagliFSM: Macchine a Stati Finiti
FSM: Macchine a Stati Finiti Introduzione Automi di Mealy Automi di Moore Esempi Sommario Introduzione Automi di Mealy Automi di Moore Esempi Sommario Introduzione Metodo per descrivere macchine di tipo
DettagliModulo 8. Elettronica Digitale. Contenuti: Obiettivi:
Modulo 8 Elettronica Digitale Contenuti: Introduzione Sistemi di numerazione posizionali Sistema binario Porte logiche fondamentali Porte logiche universali Metodo della forma canonica della somma per
DettagliAlgebra di Boole e reti logiche. Giovedì 8 ottobre 2015
Algebra di Boole e reti logiche Giovedì 8 ottobre 2015 Punto della situazione Abbiamo visto le varie rappresentazioni dei numeri in binario e in altre basi e la loro aritmetica Adesso vedremo la logica
DettagliVariabili logiche e circuiti combinatori
Variabili logiche e circuiti combinatori Si definisce variabile logica binaria una variabile che può assumere solo due valori a cui si fa corrispondere, convenzionalmente, lo stato logico 0 e lo stato
DettagliLinguaggio del calcolatore. Algebra di Boole AND, OR, NOT. Notazione. And e or. Circuiti e reti combinatorie. Appendice A + dispense
Linguaggio del calcolatore Circuiti e reti combinatorie ppendice + dispense Solo assenza o presenza di tensione: o Tante componenti interconnesse che si basano su e nche per esprimere concetti complessi
DettagliRiconoscere e formalizzare le dipendenze funzionali
Riconoscere e formalizzare le dipendenze funzionali Giorgio Ghelli 25 ottobre 2007 1 Riconoscere e formalizzare le dipendenze funzionali Non sempre è facile indiduare le dipendenze funzionali espresse
DettagliMemorie ROM (Read Only Memory)
Memorie ROM (Read Only Memory) Considerando la prima forma canonica, la realizzazione di qualsiasi funzione di m variabili richiede un numero di porte AND pari al numero dei suoi mintermini e di prolungare
DettagliSECONDO BIENNIO ISTITUTO TECNICO ELETTRONICA ED ELETTROTECNICA
SETTORE TECNOLOGICO ISTITUTO TECNICO INDIRIZZO ELETTRONICA ED ELETTROTECNICA ARTICOLAZIONE ELETTRONICA ESITI DI APPRENDIMENTO (competenze, abilità, conoscenze) Regolamento, Art.5, comma 1 Nota: Le Competenze,
Dettagliorario ricevimento via e-mail: orario ufficio risposta entro 3 giorni
FACOLTA : INGEGNERIA CORSO DI LAUREA: INFORMATICA INSEGNAMENTO: CONTROLLI DIGITALI Modulo 1 NOME DOCENTE: Prof. Giovanni Fedecostante indirizzo e-mail: giovanni.fedecostante@uniecampus.it orario ricevimento
DettagliVBA è un linguaggio di scripting derivato da Visual Basic, da cui prende il nome. Come ogni linguaggio ha le sue regole.
Excel VBA VBA Visual Basic for Application VBA è un linguaggio di scripting derivato da Visual Basic, da cui prende il nome. Come ogni linguaggio ha le sue regole. 2 Prima di iniziare. Che cos è una variabile?
DettagliPROGETTAZIONE DISCIPLINARE MATEMATICA classe 2^
PROGETTAZIONE DISCIPLINARE MATEMATICA classe 2^ PER RICONOSCERE, RAPPRESENTARE E RISOLVERE PROBLEMI I. Q. II. Q. CONTENUTI / ATTIVITA 1 bim. 2 bim. 3 bim. 4 bim. 1a) Individuazione di situazioni problematiche
DettagliInformatica. Rappresentazione dei numeri Numerazione binaria
Informatica Rappresentazione dei numeri Numerazione binaria Sistemi di numerazione Non posizionali: numerazione romana Posizionali: viene associato un peso a ciascuna posizione all interno della rappresentazione
DettagliSintesi di reti logiche multilivello. Sommario. Motivazioni. Sommario. M. Favalli
Sommario Sintesi di reti logiche multilivello M. Favalli Engineering Department in Ferrara 1 2 3 Aspetti tecnologici Sommario Analisi e sintesi dei circuiti digitali 1 / Motivazioni Analisi e sintesi dei
DettagliMATEMATICA GENERALE Prova d esame del 4 giugno 2013 - FILA A
MATEMATICA GENERALE Prova d esame del 4 giugno 2013 - FILA A Nome e cognome Matricola I Parte OBBLIGATORIA (quesiti preliminari: 1 punto ciascuno). Riportare le soluzioni su questo foglio, mostrando i
DettagliIl programma OCTAVE per l insegnamento dell algebra lineare nella Scuola Secondaria p. 1
Il programma OCTAVE per l insegnamento dell algebra lineare nella Scuola Secondaria R. Vitolo Dipartimento di Matematica Università di Lecce SaLUG! - Salento Linux User Group Il programma OCTAVE per l
DettagliEsercitazione n o 3 per il corso di Ricerca Operativa
Esercitazione n o 3 per il corso di Ricerca Operativa Ultimo aggiornamento October 17, 2011 Fornitura acqua Una città deve essere rifornita, ogni giorno, con 500 000 litri di acqua. Si richiede che l acqua
Dettagli7 Disegni sperimentali ad un solo fattore. Giulio Vidotto Raffaele Cioffi
7 Disegni sperimentali ad un solo fattore Giulio Vidotto Raffaele Cioffi Indice: 7.1 Veri esperimenti 7.2 Fattori livelli condizioni e trattamenti 7.3 Alcuni disegni sperimentali da evitare 7.4 Elementi
DettagliFlip-flop Macchine sequenziali
Flip-flop Macchine sequenziali Introduzione I circuiti digitali possono essere così classificati Circuiti combinatori Il valore delle uscite ad un determinato istante dipende unicamente dal valore degli
DettagliLogica combinatoria. La logica digitale
Logica combinatoria La logica digitale La macchina è formata da porte logiche Ogni porta riceve in ingresso dei segnali binari (cioè segnali che possono essere 0 o 1) e calcola una semplice funzione (ND,
DettagliSito personale e forum
www.delucagiovanni.com Corsi, Forum, Docs Robotics and A.I. Progetto di una CPU SAP1 Simple as Computer step-by by-step Giovanni De Luca Sito personale e forum .iniziamo con le installazioni Installazione
DettagliIntroduzione ai microcontrollori
Introduzione ai microcontrollori L elettronica digitale nasce nel 1946 con il primo calcolatore elettronico digitale denominato ENIAC e composto esclusivamente di circuiti a valvole, anche se negli anni
DettagliCodifica binaria e algebra di Boole
Codifica binaria e algebra di Boole Corso di Programmazione A.A. 2008/09 G. Cibinetto Contenuti della lezione Codifica binaria dell informazione Numeri naturali, interi, frazionari, in virgola mobile Base
Dettagli0.1 Esercizi calcolo combinatorio
0.1 Esercizi calcolo combinatorio Esercizio 1. Sia T l insieme dei primi 100 numeri naturali. Calcolare: 1. Il numero di sottoinsiemi A di T che contengono esattamente 8 pari.. Il numero di coppie (A,
DettagliLaurea Specialistica in Informatica
Corso di Laurea in FISICA Laurea Specialistica in Informatica Fisica dell informazione 1 Elementi di Architettura degli elaboratori Prof. Luca Gammaitoni Informazioni sul corso: www.fisica.unipg unipg.it/gammaitoni/fisinfoit/gammaitoni/fisinfo
DettagliSommario. Addizione naturale
Sommario Introduzione Rappresentazione dei numeri interi positivi Rappresentazione dei numeri interi Operazioni aritmetiche Modulo e segno Addizione e sottrazione urale Addizione e sottrazione in complemento
DettagliCAPITOLO V. DATABASE: Il modello relazionale
CAPITOLO V DATABASE: Il modello relazionale Il modello relazionale offre una rappresentazione matematica dei dati basata sul concetto di relazione normalizzata. I principi del modello relazionale furono
DettagliTesti di Esercizi e Quesiti 1
Architettura degli Elaboratori, 2009-2010 Testi di Esercizi e Quesiti 1 1. Una rete logica ha quattro variabili booleane di ingresso a 0, a 1, b 0, b 1 e due variabili booleane di uscita z 0, z 1. La specifica
DettagliArchitettura dei Calcolatori Algebra delle reti Logiche
Architettura dei Calcolatori Algebra delle reti Logiche Ing. dell Automazione A.A. 20/2 Gabriele Cecchetti Algebra delle reti logiche Sommario: Segnali e informazione Algebra di commutazione Porta logica
DettagliRappresentazione dei numeri in un calcolatore
Corso di Calcolatori Elettronici I A.A. 2010-2011 Rappresentazione dei numeri in un calcolatore Lezione 2 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Rappresentazione dei numeri
DettagliArchitettura del computer (C.Busso)
Architettura del computer (C.Busso) Il computer nacque quando fu possibile costruire circuiti abbastanza complessi in logica programmata da una parte e, dall altra, pensare, ( questo è dovuto a Von Neumann)
DettagliStudio di funzione. Tutti i diritti sono riservati. E vietata la riproduzione, anche parziale, senza il consenso dell autore. Funzioni elementari 2
Studio di funzione Copyright c 2009 Pasquale Terrecuso Tutti i diritti sono riservati. E vietata la riproduzione, anche parziale, senza il consenso dell autore. Funzioni elementari 2 Studio di funzione
DettagliI S T I T U T O T E C N I C O I N D U S T R I A L E S T A T A L E V E R O N A
I S T I T U T O T E C N I C O I N D U S T R I A L E S T A T A L E G U G L I E L M O M A R C O N I V E R O N A PROGRAMMA PREVENTIVO A.S. 2015/2016 CLASSE 4Ac MATERIA: Elettrotecnica, elettronica e automazione
DettagliCalcolatori: Algebra Booleana e Reti Logiche
Calcolatori: Algebra Booleana e Reti Logiche 1 Algebra Booleana e Variabili Logiche I fondamenti dell Algebra Booleana (o Algebra di Boole) furono delineati dal matematico George Boole, in un lavoro pubblicato
Dettagli4 3 4 = 4 x 10 2 + 3 x 10 1 + 4 x 10 0 aaa 10 2 10 1 10 0
Rappresentazione dei numeri I numeri che siamo abituati ad utilizzare sono espressi utilizzando il sistema di numerazione decimale, che si chiama così perché utilizza 0 cifre (0,,2,3,4,5,6,7,8,9). Si dice
Dettagli1. Operazioni in logica binaria e porte logiche
1. Operazioni in logica binaria e porte logiche Espressione di un numero in base 10 (notare a pedice p.es del numero 21); 21 10 =210 1 +110 0 527,98 10 =5 10 2 +2 10 1 +7 10 0 +9 10 1 +8 10 2 407,563 10
DettagliAlgebra booleana e circuiti logici. a cura di: Salvatore Orlando
lgebra booleana e circuiti logici a cura di: Salvatore Orlando rch. Elab. - S. Orlando lgebra & Circuiti Elettronici I calcolatori operano con segnali elettrici con valori di potenziale discreti sono considerati
DettagliEsercitazioni su rappresentazione dei numeri e aritmetica dei calcolatori"
Esercitazioni su rappresentazione dei numeri e aritmetica dei calcolatori" slide a cura di Salvatore Orlando & Marta Simeoni " Architettura degli Elaboratori 1 Interi unsigned in base 2" Si utilizza un
DettagliLezioni di Economia Politica
Università degli Studi di Roma TRE - Dipartimento di Giurisprudenza Lezioni di Economia Politica Principi fondamentali dell economia e strumenti per lo studio Testi http://www.maggiolieditore.it/9788891605061-economia-politica.html
DettagliNORMALIZZAZIONE DI SCHEMI RELAZIONALI. Prof.ssa Rosalba Giugno
NORMALIZZAZIONE DI SCHEMI RELAZIONALI Prof.ssa Rosalba Giugno PROBLEMA GENERALE La progettazione concettuale e logica produce uno schema relazionale che rappresenta la realta dei dati nella nostra applicazione.
DettagliSistemi di Numerazione
Fondamenti di Informatica per Meccanici Energetici - Biomedici 1 Sistemi di Numerazione Sistemi di Numerazione I sistemi di numerazione sono abitualmente posizionali. Gli elementi costitutivi di un sistema
DettagliArchitettura degli Elaboratori Implementazione di funzioni booleane
Architettura degli Elaboratori Implementazione di funzioni booleane Giacomo Fiumara giacomo.fiumara@unime.it Anno Accademico 2012-2013 1 / 34 Introduzione /1 Ogni funzione booleana può essere implementata
DettagliCodifica binaria dei numeri relativi
Codifica binaria dei numeri relativi Introduzione All interno di un calcolatore, è possibile utilizzare solo 0 e 1 per codificare qualsiasi informazione. Nel caso dei numeri, non solo il modulo ma anche
DettagliOperatori logici e porte logiche
Operatori logici e porte logiche Operatori unari.......................................... 730 Connettivo AND........................................ 730 Connettivo OR..........................................
DettagliGrafici e Pagina web
Grafici e Pagina web Grafici Un grafico utilizza i valori contenuti in un foglio di lavoro per creare una rappresentazione grafica delle relazioni esistenti tra loro. Quando si crea un grafico ogni riga
DettagliSistemi di Numerazione Binaria NB.1
Sistemi di Numerazione Binaria NB.1 Numeri e numerali Numero: entità astratta Numerale : stringa di caratteri che rappresenta un numero in un dato sistema di numerazione Lo stesso numero è rappresentato
DettagliArchitettura degli Elaboratori
Circuiti combinatori slide a cura di Salvatore Orlando, Andrea Torsello, Marta Simeoni 1 Circuiti integrati I circuiti logici sono realizzati come IC (circuiti integrati)! realizzati su chip di silicio
DettagliLa microarchitettura. Didattica della strumentazione digitale e sistemi a microprocessore anno accademico 2006 2007 pagina 1
La microarchitettura. anno accademico 2006 2007 pagina 1 Integer Java virtual machine Ogni microprocessore può avere una microarchitettura diversa, ma la modalità di funzionamento per certi aspetti è generale.
DettagliLogica binaria. Porte logiche.
Logica binaria Porte logiche. Le porte logiche sono gli elementi fondamentali su cui si basa tutta la logica binaria dei calcolatori. Ricevono in input uno, due (o anche più) segnali binari in input, e
DettagliMatematica con il foglio di calcolo
Matematica con il foglio di calcolo Sottotitolo: Classe: V primaria Argomento: Numeri e operazioni Autore: Guido Gottardi, Alberto Battaini Introduzione: l uso del foglio di calcolo offre l opportunità
Dettagli2.1 Rappresentazione binaria dell informazione I Interruttore I 0 alto 1 1 basso 0
Capitolo 2 Bit 2. - Rappresentazione dell informazione 2.2 Codici binari 2.3 - Trasmissione dell informazione 2.4 - Protezione dell informazione Descrizione dei segnali Variabili binarie Bit (binary digit)
DettagliArchitettura degli Elaboratori e delle Reti
Architettura degli Elaboratori e delle Reti Pagina lasciata intenzionalmente bianca i Indice 9 Marzo 006... 1 Insiemi... 1 Funzioni booleane... 1 Mintermini... 4 14 Marzo 006... 5 Logica proposizionale...
DettagliCaratteristiche di un PC
Caratteristiche di un PC 1 Principali porte presenti sui personal computer PC Una porta è il tramite con la quale i dispositivi (periferiche o Device ) vengono collegati e interagiscono con il personal
DettagliUtilizzo I mintermini si usano quando si considererà la funzione di uscita Q come Somma di Prodotti (S. P.) ossia OR di AND.
IPSI G. Plana Via Parenzo 46, Torino efinizione di Mintermine onsiderata una qualunque riga della tabella di verità in cui la funzione booleana di uscita Q vale, si definisce mintermine il prodotto logico
DettagliCapitolo 5: Macchine di Turing e calcolabilitá secondo Turing
Capitolo 5: Macchine di Turing e calcolabilitá secondo Turing 1 Macchina di Turing (MDT ) Un dispositivo che accede a un nastro (potenzialmente) illimitato diviso in celle contenenti ciascuna un simbolo
DettagliPSICOMETRIA. Esercitazione n.1. C.d.L. Comunicazione e Psicologia a.a. 2012/13
PSICOMETRIA Esercitazione n.1 C.d.L. Comunicazione e Psicologia a.a. 2012/13 ESERCITAZIONE 1: INDICE 1. Informazioni di carattere generale sulle esercitazioni 2. Il foglio di calcolo (Excel) 3. Avviare
Dettagli3.5.1 PREPARAZ1ONE I documenti che si possono creare con la stampa unione sono: lettere, messaggi di posta elettronica, o etichette.
3.5 STAMPA UNIONE Le funzioni della stampa unione (o stampa in serie) permettono di collegare un documento principale con un elenco di nominativi e indirizzi, creando così tanti esemplari uguali nel contenuto,
DettagliAppunti di informatica. Lezione 2 anno accademico 2015-2016 Mario Verdicchio
Appunti di informatica Lezione 2 anno accademico 2015-2016 Mario Verdicchio Sistema binario e logica C è un legame tra i numeri binari (0,1) e la logica, ossia la disciplina che si occupa del ragionamento
DettagliELEMENTI PROGETTAZIONE LOGICA
UNIVERSITA DEGLI STUDI DI MILANO BICOCCA CORSO DI LAUREA IN INFORMATICA ELEMENTI PROGETTAZIONE DI LOGICA Dispense per il Corso di PROGETTAZIONE LOGICA Prof. Giuliano F. BOELLA 2 i PREMESSA Queste dispense
DettagliOperazioni Aritmetiche e Codici in Binario Giuseppe Talarico 23/01/2013
Operazioni Aritmetiche e Codici in Binario Giuseppe Talarico 23/01/2013 In questo documento vengono illustrate brevemente le operazioni aritmetiche salienti e quelle logiche ad esse strettamente collegate.
DettagliAlgebra Booleana ed Espressioni Booleane
Algebra Booleana ed Espressioni Booleane Che cosa è un Algebra? Dato un insieme E di elementi (qualsiasi, non necessariamente numerico) ed una o più operazioni definite sugli elementi appartenenti a tale
DettagliSistemi di Numerazione e Algebra Booleana
Sistemi di Numerazione e Algebra Booleana Laura Farinetti Claudio Fornaro Antonio Lioy Massimo Poncino Dipartimento di Automatica e Informatica Politecnico di Torino Sistemi di numerazione Il sistema di
DettagliMatematica Computazionale Lezione 4: Algebra di Commutazione e Reti Logiche
Matematica Computazionale Lezione 4: Algebra di Commutazione e Reti Logiche Docente: Michele Nappi mnappi@unisa.it www.dmi.unisa.it/people/nappi 089-963334 ALGEBRA DI COMMUTAZIONE Lo scopo di questa algebra
DettagliParte II Indice. Operazioni aritmetiche tra valori rappresentati in binario puro. Rappresentazione di numeri con segno
Parte II Indice Operazioni aritmetiche tra valori rappresentati in binario puro somma sottrazione Rappresentazione di numeri con segno modulo e segno complemento a 2 esercizi Operazioni aritmetiche tra
DettagliMAPPE DI KARNAUGH. Nei capitoli precedenti si è visto che è possibile associare un circuito elettronico o elettrico ad una funzione logica.
MAPPE DI KARNAUGH 1. Generalità Nei capitoli precedenti si è visto che è possibile associare un circuito elettronico o elettrico ad una funzione logica. E ovvio che più semplice è la funzione e più semplice
DettagliArchitettura degli elaboratori (A)
Laurea in Informatica a.a. 2010-2011 Laboratorio del corso di Architettura degli elaboratori (A) Modulo 1: l Architettura dell 8086 Valeria Carofiglio Linguaggi a vari livelli e loro relazioni Programma
Dettagli4. Operazioni aritmetiche con i numeri binari
I Numeri Binari 4. Operazioni aritmetiche con i numeri binari Contare con i numeri binari Prima di vedere quali operazioni possiamo effettuare con i numeri binari, iniziamo ad imparare a contare in binario:
DettagliSottrazione Logica. Sottrattore Parallelo
Sottrazione Logica Il progetto digitale deve provvedere, con sofisticate macchine combinatorie, al supporto di tutte le operazioni aritmetiche; in questa puntata ci occupiamo dei dispositivi chiamati a
DettagliPercorsi di matematica per il ripasso e il recupero
Giacomo Pagina Giovanna Patri Percorsi di matematica per il ripasso e il recupero 2 per la Scuola secondaria di secondo grado UNITÀ CAMPIONE Edizioni del Quadrifoglio à t i n U 1 Sistemi di primo grado
DettagliDomanda e offerta. consumatori di un bene/servizio per ciascun livello di prezzo del bene/servizio preso
. . La funzione di domanda La funzione di domanda (o curva di domanda) rappresenta la quantità domandata dai consumatori di un bene/servizio per ciascun livello di prezzo del bene/servizio preso in considerazione.
DettagliITCS Erasmo da Rotterdam. Anno Scolastico 2014/2015. CLASSE 4^ M Costruzioni, ambiente e territorio
ITCS Erasmo da Rotterdam Anno Scolastico 014/015 CLASSE 4^ M Costruzioni, ambiente e territorio INDICAZIONI PER IL LAVORO ESTIVO DI MATEMATICA e COMPLEMENTI di MATEMATICA GLI STUDENTI CON IL DEBITO FORMATIVO
Dettagli