Sintesi di circuiti sequenziali
|
|
- Geronimo Nicolosi
- 6 anni fa
- Visualizzazioni
Transcript
1 Sintei di circuiti equenziali Salvatore Orlando Arch. Elab. S. Orlando Circuito equenziale incrono I Circuiti combinatori I n O O m R e g Per determinare il comportamento del circuito equenziale di opra, dobbiamo determinare la funzione che i circuiti combinatori devono calcolare ulla bae del valore dello tato contenuto in Reg del valore degli n input I I n Dobbiamo quindi poter pecificare gli output del circuito (OUTPUTS & NET_STATE) per tutte le combinazioni ignificative dello tato e dell input Arch. Elab. S. Orlando 2
2 Automi per la pecifica di circuiti di Moore Circuito equenziale di Moore OUTPUTS(t i ) = δ(state(t i )) NET_STATE(t i+ ) = λ(inputs(t i )) Uiamo un Automa a tati finiti, rappreentato come un grafo diretto i nodi del grafo (in numero finito) corripondono ai vari tati (configurazioni) aunti dagli elementi di memoria del circuito gli archi del grafo (anch ei in numero finito) corripondono alle varie tranizioni di tato S S Etichetta che individua una pecifica configurazione del regitro di tato Arch. Elab. S. Orlando 3 Automi per la pecifica di circuiti di Moore Circuito equenziale di Moore OUTPUTS(t i ) = δ( STATE(t i ) ) NET_STATE(t i+ ) = λ( INPUTS(t i ) ) l etichetta all interno di ogni nodo definice l output del circuito come funzione dello tato corripondente al nodo Nodo: Stato al tempo t i Etichetta (OUTPUTS): Output al tempo t i S S l etichetta di ogni arco rappreenta una particolare configurazione degli input, e permette la pecifica della funzione NET_STATE Nodo di partenza: Stato al tempo t i Etichetta: Input al tempo t i Nodo di arrivo (NET_STATE): Stato al tempo t i+ Arch. Elab. S. Orlando 4
3 Eempio di circuito di Moore I O I Circuito O combinatorio S S 2 input e 2 output 4 tati poibili (Reg = 2 bit) Automa a tati finiti con 4 nodi (tati) Al più 4 archi ucenti da ogni nodo perché 4 archi? perché ogni arco rappreenta una tranizione di tato, che avviene in coneguenza di una certa configurazione (ignificativa) dei 2 input Nota le etichette degli archi, e quelle all interno dei nodi Le etichette eterne ai nodi ervono olo per nominare i 4 tati Arch. Elab. S. Orlando 5 Automa di Moore e Tabelle di verità S S Stato S S S S NET_STATE I I I valori dello tato in output non pecificati nella tabella NET_STATE ( = ) corripondono a tranizioni che non dovrebbero mai verificari ovvero, le corripondenti configurazioni degli input non dovrebbe mai verificari S S S S S S OUTPUTS O O Arch. Elab. S. Orlando 6
4 Sintei di un circuito di Moore Deriviamo mappe di Karnaugh che generano NET_STATE due mappe, una per ognuna delle 2 variabili e equazione logica in forma SP ottimizzata, e circuito logico (STATE) a 2 livelli Deriviamo le mappe di Karnaugh che generano OUTPUTS due mappe, una per ognuna delle 2 variabili O e O equazione logica in forma SP ottimizzata, e circuito logico (OUT) a 2 livelli I I OUT STATE O O Arch. Elab. S. Orlando 7 Automi per la pecifica di circuiti di Mealy Circuito equenziale di Mealy OUTPUTS(t i ) = δ(inputs(t i )) NET_STATE(t i+ ) = λ(inputs(t i )) Uiamo ancora un Automa a tati finiti, rappreentato graficamente come un grafo diretto Ripetto all automa di Moore le differenze olo le eguenti le etichette all interno dei vari nodi, che modellavano l output del circuito, devono eere eliminati nei circuiti di Mealy gli output dipendono infatti non olo dallo tato ma anche dall input nelle etichette ugli archi poiamo ditinguere 2 componenti ditinte INP / OUT INP corriponde ad una pecifica configurazione dell input al tempo t i OUT corriponde ad una pecifica configurazione dell output del circuito al tempo t i Arch. Elab. S. Orlando 8
5 Automi per la pecifica di circuiti di Mealy Circuito equenziale di Mealy OUTPUTS(t i ) = δ(inputs(t i ) ) NET_STATE(t i+ ) = λ( INPUTS(t i ) ) S S / / / / la componente INP dell etichetta di ogni arco rappreenta una particolare configurazione degli input, e permette la pecifica della funzione NET_STATE Nodo di partenza: Stato al tempo t i Etichetta INP: Input al tempo t i Nodo di arrivo (NET_STATE): Stato al tempo t i+ / la componente OUT dell etichetta di ogni arco rappreenta una particolare configurazione degli output, e permette la pecifica della funzione OUTPUTS Nodo di partenza: Stato al tempo t i Etichetta INP: Input al tempo t i Etichetta OUT (OUTPUTS): Output al tempo t i Arch. Elab. S. Orlando 9 Automa di Mealy e Tabelle di verità S S / / NET_STATE I I OUTPUTS I I O O / Stato S S / / S S S S S S S Lo tato non è ignificativo nelle tabelle NET_STATE e OUTPUTS, la configurazione ( = ) può eere combinata con qualiai altro valore in input (DON T CARE), per produrre qualiai valore in output Arch. Elab. S. Orlando
6 Sintei di un circuito di Mealy Deriviamo mappe di Karnaugh che generano NET_STATE due mappe, una per ognuna delle 2 variabili e equazione logica in forma SP ottimizzata, e circuito logico (STATE) a 2 livelli Deriviamo le mappe di Karnaugh che generano OUTPUTS due mappe, una per ognuna delle 2 variabili O e O equazione logica in forma SP ottimizzata, e circuito logico (OUT) a 2 livelli I I OUT STATE O O Arch. Elab. S. Orlando Eempio di circuito di Moore Circuito molto emplificato che controlla i emafori di un incrocio input: enori ull afalto che controllano e ono preenti macchine in attea output: egnali che determinano l accenione (roo/verde) dei emafori Incrocio con trade pote a Nord/Sud e Et/Wet 2 bit in input che ono collegati ai enori, e egnalano l arrivo delle macchine NScar e EWcar, che quando affermati egnalano al circuito la preenza di macchine nella direzione Nord/Sud e vicevera, e nella direzione Et/Wet e vicevera 2 bit in output NSlite e EWlite, che quando affermati indicano che i corripondenti emafori ono verdi N NSlite W E NScar S Arch. Elab. S. Orlando 2
7 Automi a tati finiti 2 oli tati: modella il cao in cui paano olo le macchine in direzione NS e vicevera EWgreen modella il cao in cui paano olo le macchine in direzione EW e vicevera Le etichette all interno dei nodi contengono olo le variabili in output da affermare NSlite indica che: (NSlite, EWlite) = (, ) Le etichette ugli archi indicano olo le combinazioni di variabili in input importanti, ovvero le variabili DON T CARE non ono motrate NScar indica che: (NScar, EWcar) = (, ) Arch. Elab. S. Orlando 3 Tabelle di verità NET_STATE NScar EWcar EWgreen EWgreen EWgreen Stato EWgreen NScar EWcar new = EWcar + NScar Arch. Elab. S. Orlando 4
8 Tabelle di verità OUTPUTS EWgreen NSlite EWlite NSlite = EWlite = Stato EWgreen Arch. Elab. S. Orlando 5 Circuito equenziale NET_STATE new = EWcar + Ncar OUTPUTS NSlite = EWlite = EWlite NSlite EWcar NScar Arch. Elab. S. Orlando 6
9 Commenti La frequenza del clock determina il momento in cui il valore del proimo tato viene memorizzato Durante il periodo t i del clock, OUTPUTS non può cambiare dipende olo dallo tato Durante il periodo t i del clock, NET_STATE può cambiare man mano che cambiano gli input ma il nuovo tato viene memorizzato olo ul fronte di alita (dicea) del egnale di clock Nel circuito precedente, e vogliamo controllare una volta al minuto e dobbiamo (o meno) invertire i colori dei 2 emafori bata fiare un egnale di clock il cui ciclo (periodo) è di 6. Frequenza del clock = /6 Hz =,7 Hz Arch. Elab. S. Orlando 7 Parte Controllo = Circuito equenziale Nel eguito vedremo che la Parte controllo (Control) della CPU non è altro che uno pecifico circuito equenziale itruzioni macchina eeguite in più cicli di clock ad ogni ciclo, i eegue uno micropao (microitruzione) lo tato interno al circuito equenziale determina lo pecifico micropao da eeguire gli output della parte controllo ono inviati alla parte operativa (Datapath), che li interpreta come comandi e.: controlli dei multiplexer, controlli per le ALU, egnali per abilitare la crittura in regitri, ecc. gli input della parte controllo giungono dal Datapath e.: campi del regitro che contiene l itruzione corrente (IR), riultati di operazioni di confronto, ecc. Controllo Stato Datapath CPU Arch. Elab. S. Orlando 8
10 Automi v Microitruzioni Gli automi a tati finiti cotituicono un metodo grafico per decrivere il comportamento, pao per pao, di un circuito equenziale Se gli tati ono in numero coniderevole => diventa difficile diegnare l automa Utile quindi uare un programma (microprogramma) critto con un linguaggio tetuale, compoto da un et definito di itruzioni (microitruzioni) Sintai di una microitruzione di tipo TS (Tranizione di Stato), uata per modellare circuiti di Moore: Salto a molte vie S i : O i (c i ) Next i ; (c i2 ) Next i2 ;. (c im ) Next im Etichetta che individua lo tato corrente Valori in output da affermare ulla bae dello tato corrente (Operazione da comandare all eterno) Condizione ui valori delle variabili in input Etichetta dello tato u cui tranire (a cui altare) Arch. Elab. S. Orlando 9 Automa v Microprogramma : NSlite, EWlite cae (NScar, EWcar) of (_,) ; (_,) EWgreen EWgreen: NSlite, EWlite cae (NScar, EWcar) of (,_) EWgreen ; (,_) Arch. Elab. S. Orlando 2
11 Modi alternativi per implementare i circuiti La notazione introdotta con i microprogrammi uggerice un implementazione differente dei circuiti equenziali Abbiamo già vito la tecnica coiddetta cablata, che richiede la definizione del circuito logico a 2 livelli (PLA) che determina le funzioni NET_STATE e OUTPUTS La tecnica alternativa prevede di: memorizzare le varie microitruzioni (con formato ben definito) in una ROM uare un regitro (Stato del circuito), chiamato equenzializzatore (micro Program Counter), per indirizzare la microitruzione corrente è necearia una rete per determinare il proimo valore del equenzializzatore (logica di elezione o equenzializzazione), che a ua volta può far uo di ROM per l implementazione ROM Stato Logica di elezione input output Arch. Elab. S. Orlando 2
Memorie e circuiti sequenziali. Elementi di memoria
Memorie e circuiti sequenziali Salvatore Orlando Arch. Elab. - S. Orlando 1 Elementi di memoria I circuiti combinatori sono in grado di calcolare funzioni che dipendono solo dai dati in input I circuiti
DettagliIntroduzione - Modello. Introduzione - progetto e strumenti
intesi equenziale incrona intesi Comportamentale di reti equenziali incrone di Macchine enza Processo di Ottimizzate a Livello Comportamentale Introduzione intesi comportamentale e architettura generale
DettagliElementi di memoria. Memorie e circuiti sequenziali. Latch. Set / Reset del latch
Elementi di memoria I circuiti combinatori sono in grado di calcolare funzioni che dipendono solo dai dati in input Memorie e circuiti sequenziali Salvatore Orlando I circuiti sequenziali sono invece in
DettagliCammini Minimi. Un problema molto comune. Formalizziamo. Peso di un cammino. Esempio. Ritorniamo all esempio iniziale. Input:
Cammini Minimi Un problema molto comune i uole andare da alerno a Milano in auto percorrendo il minor numero di chilometri oluzione inefficiente: i coniderano TUTTI i percori poibili e e ne calcola la
DettagliArchitettura degli Elaboratori Lez. 8 CPU MIPS a 1 colpo di clock. Prof. Andrea Sterbini
Architettura degli Elaboratori Lez. 8 CPU MIPS a 1 colpo di clock Prof. Andrea Sterbini sterbini@di.uniroma1.it Argomenti Progetto della CPU MIPS a 1 colpo di clock - Istruzioni da implementare - Unità
DettagliComponenti combinatori speciali. Componenti speciali. Sommario. Sommario. M. Favalli
Sommario Componenti combinatori peciali M. Favalli ngineering Department in Ferrara 2 Analii e intei ei circuiti igitali / Componenti peciali Sommario Analii e intei ei circuiti igitali 2 / Si é ecritto
DettagliFSM: Macchine a Stati Finiti
FSM: Macchine a Stati Finiti Introduzione Automi di Mealy Automi di Moore Esempi Sommario Introduzione Automi di Mealy Automi di Moore Esempi Sommario Introduzione Metodo per descrivere macchine di tipo
DettagliLivello logico digitale
Livello logico digitale circuiti combinatori di base e circuiti sequenziali Half Adder - Semisommatore Ingresso 2 bit, uscita 2 bit A+ B= ------ C S C=AB S=AB + AB=A B A B In Out HA A B C S S HA A C S
DettagliAutomi a stati finiti
1. Automi a stati finiti: introduzione Automi a stati finiti Supponiamo di avere un sistema che si può trovare in uno stato appartenente ad un insieme finito di stati possibili. Ex: Immaginiamo un incrocio
Dettagli1. Automi a stati finiti: introduzione
1. Automi a stati finiti: introduzione Supponiamo di avere un sistema che si può trovare in uno stato appartenente ad un insieme finito di stati possibili. Ex: Immaginiamo un incrocio tra due strade regolate
DettagliSintesi di Reti Sequenziali Sincrone
Sintesi di Reti Sequenziali Sincrone Maurizio Palesi Maurizio Palesi 1 Macchina Sequenziale Una macchina sequenziale è definita dalla quintupla (I,U,S,δ,λ ) dove: I è l insieme finito dei simboli d ingresso
DettagliCapitolo 3: La macchina a stati finiti
31 Macchine combinatorie e equenziali Capitolo 3: La macchina a tati finiti Al più alto livello di atrazione il progetto logico impiega un modello, la coiddetta macchina a tati finiti, per decrivere e
Dettagli1. Introduzione Il convertitore a semplice semionda Il sistema di controllo... 5
. Introduzione... 2 2. Il convertitore a emplice emionda... 3 2. Il itema di controllo... 5 3. Il convertitore monofae nella configurazione a ponte... 7 4. Il fenomeno della commutazione... . Introduzione
DettagliReti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Reti Sequenziali
Reti Logiche Prof. B. Buttarazzi A.A. 29/2 Reti Sequenziali Sommario Analisi di Reti Sequenziali Sintesi di Reti Sequenziali Esercizi 3/6/2 Corso di Reti Logiche 29/ 2 Analisi di Reti Sequenziali Passare
Dettagli= 20 m/s in una guida verticale circolare. v A A
Eercizio (tratto dal Problema 4.39 del Mazzoldi Un corpo di maa m = 00 Kg entra con elocità A licia di raggio = 5 m. Calcolare: = 0 m/ in una guida erticale circolare. la elocità nei punti B e C;. la reazione
Dettagli2. METODO DEGLI SPOSTAMENTI O EQUAZIONE DELLA LINEA ELASTICA, PER LA SOLUZIONE DI TRAVI IPERSTATICHE
METODO DEGLI SPOSTAMENTI CORSO DI PROGETTAZIONE STRUTTURALE B a.a. 00/0 Prof. G. Salerno Appunti elaborati da Arch. C. Provenzano. STRUTTURE IPERSTATICHE Una truttura i dice ipertatica o taticamente indeterminata
DettagliESERCIZIO 1 L/2 C.R. D
SRIZIO Il itema di corpi rigidi in figura è oggetto ad uno potamento impreo (cedimento), in direzione verticale e vero il bao, in corripondenza del vincolo in. Si vuole determinare la nuova configurazione
DettagliIntroduzione. Sintesi Sequenziale Sincrona. Modello del circuito sequenziale. Progetto e strumenti. Il modello di un circuito sincrono può essere
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone di Macchine Senza Processo di Ottimizzate a Livello Comportamentale Sintesi comportamentale e architettura generale Diagramma
Dettagli19.12. Impianti motori con turbine a gas
19.12. Impianti motori con turbine a ga Approfondimenti 19.12.1. Generalità. Il ciclo di Brayton (o ciclo di oule) Il rendimento (h) di un ciclo termodinamico può eere epreo dalla relazione: h q up q inf
DettagliIntroduzione. Esempio di costruzione one del contorno delle radici. Esempio... 4
Appunti di Controlli Automatici 1 Capitolo 5 parte II Il contorno delle radici Introduzione... 1 Eempio di cotruzione del contorno delle radici... 1 Eempio... 4 Introduzione Il procedimento per la cotruzione
DettagliProcessore. Memoria I/O. Control (Parte di controllo) Datapath (Parte operativa)
Processore Memoria Control (Parte di controllo) Datapath (Parte operativa) I/O Memoria La dimensione del Register File è piccola registri usati per memorizzare singole variabili di tipo semplice purtroppo
DettagliArchitettura degli elaboratori - CPU multiciclo A.A. 2016/17. Architettura degli elaboratori
Università degli Studi dell Insubria Dipartimento di Scienze Teoriche e Applicate Architettura degli elaboratori Marco Tarini Dipartimento di Scienze Teoriche e Applicate marco.tarini@uninsubria.it Progetto
DettagliLezione 12. Regolatori PID
Lezione 1 Regolatori PD Legge di controllo PD Conideriamo un regolatore che eercita un azione di controllo dipendente dall errore attravero la eguente legge: t ut = K et K e d K de t P + τ τ+ D. dt La
DettagliSpecifiche sulla banda passante negli amplificatori a microonde
pecifiche ulla banda paante negli amplificatori a microonde Gli amplificatori a microonde trattano egnali modulati, il cui pettro ha in genere una etenione B molto minore della frequenza centrale f 0 (portante).
DettagliOttica. LEYBOLD Schede di fisica P Determinazione della velocità della luce con lo specchio ruotante secondo il metodo di Foucault e Michelson
Ottica LEYBOLD Schede di fiica Velocità della luce Miura con il metodo di Foucault/Michelon LEYBOLD Schede di fiica Determinazione della velocità della luce con lo pecchio ruotante econdo il metodo di
DettagliFlip-flop, registri, la macchina a stati finiti
Architettura degli Elaboratori e delle Reti Lezione 9 Flip-flop, registri, la macchina a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di
DettagliReti sequenziali. Nord
Reti sequenziali Nord Ovest Est Semaforo a due stati verde/rosso Sud Vogliamo definire un circuito di controllo per produrre due segnali NS ed EO in modo che: Se NS è on allora il semaforo è verde nella
DettagliCalcolatori Elettronici A a.a. 2008/2009
Calcolatori Elettronici A a.a. 2008/2009 RETI LOGICHE: RETI SEUENZIALI Massimiliano Giacomin 1 LIMITI DELLE RETI COMBINATORIE e RETI SEUENZIALI Le reti combinatorie sono senza retroazione: il segnale di
DettagliMeccanica Applicata alle Macchine Appello del 12/01/2012
Meccanica Applicata alle Macchine Appello del 12/01/2012 1. Eeguire l analii tatica del meccanimo in figura 2 (cala 1:1). Si calcoli l azione reitente ul membro 5 quando F m =1N. 2. In figura 1 è rappreentato
DettagliProgetto del processore e supporto del processore al SO (interruzioni eccezioni) Salvatore Orlando
Progetto del processore e supporto del processore al SO (interruzioni eccezioni) Salvatore Orlando Arch. Elab. - S. Orlando 1 Eccezioni e interruzioni Il progetto del controllo del processore si complica
DettagliCorso di Progetto di Strutture. POTENZA, a.a Serbatoi e tubi
Coro di Progetto di Strutture POTENZA, a.a. 0 03 Serbatoi e tubi Dott. arco VONA Scuola di Ingegneria, Univerità di Bailicata marco.vona@uniba.it http://.uniba.it/utenti/vona/ CONSIDERAZIONI INTRODUTTIVE
DettagliINDAGINI DINAMICHE SULL ATTRAZIONE SLING SHOT XXXXXXXXXXXXXXX
INDAGINI DINAMICHE SULL ATTRAIONE SLING SHOT PROVA n. 65/AA 5 maggio Committente: xxxxxxxxxxx Conulente: ing. xxxxxxxxxxx Relatore: ing. Settimo Martinello Attrazione Sling Shot RIF.: 7DG-it Bolzano, 8
DettagliEsercitazione 16 Novembre 2012 Circuiti dinamici del secondo ordine. t come riportato in figura.
Eercitazione Noembre ircuiti dinamici del econdo ordine ircuito L- erie Per quanto riguarda queto circuito, l eercizio egue la traccia della oluzione del compito d eame numero, reperibile in rete al olito
DettagliProgetto CPU (ciclo singolo) Salvatore Orlando
Progetto CPU (ciclo singolo) Salvatore Orlando Arch. Elab. - S. Orlando 1 Processore: Datapath & Control Possiamo finalmente vedere il progetto di un processore MIPS-like semplificato Semplificato in modo
DettagliModuli combinatori Barbara Masucci
Architettura degli Elaboratori Moduli combinatori Barbara Masucci Punto della situazione Ø Abbiamo studiato le reti logiche e la loro minimizzazione Ø Obiettivo di oggi: studio dei moduli combinatori di
DettagliReti Sequenziali. Reti Sequenziali. Corso di Architetture degli Elaboratori
Reti Sequenziali Reti Sequenziali Corso di Architetture degli Elaboratori Caratteristiche 1 Caratteristiche delle reti sequenziali Reti combinatorie: il valore in uscita è funzione (con il ritardo indotto
DettagliESEMPI DI ANALISI DI CIRCUITI DINAMICI LINEARI. corso: Teoria dei Circuiti. docente: Stefano PASTORE. 1 Esempio di tableau dinamico (tempo e Laplace)
ESEMPI DI ANALISI DI CIRCUITI DINAMICI LINEARI coro: Teoria dei Circuiti docente: Stefano PASTORE 1 Eempio di tableau dinamico (tempo e Laplace) 1.1 Dominio del tempo Conideriamo il eguente circuito dinamico
DettagliA.A MATERIALI POLIMERICI B. Capitolo 5 Calore specifico
A.A. 2005-06 MATERIALI POLIMERICI B Capitolo 5 Calore pecifico A preione cotante il calore pecifico c p (JK -1 kg -1 ) o la capacità termica molare (JK -1 mol -1 ) ((298) = M 0 c p(298) con M 0 peo molecolare
DettagliL equazione che descrive il moto del corpo è la seconda legge della dinamica
Eercizio ul piano inclinato La forza peo è data dalla formula p mg Allora e grandezze geometriche: poono eere critte utilizzando l angolo di inclinazione del piano oppure le Angolo di inclinazione orza
DettagliEsercizio 1. Utilizzare FF di tipo D (come ovvio dalla figura, sensibili al fronte di discesa del clock). Progettare il circuito con un PLA.
a Esercizio 1. Sintetizzare un circuito sequenziale sincrono in base alle specifiche temporali riportate nel seguito. Il circuito riceve in input solo il segnale di temporizzazione (CK) e produce tre uscite,
DettagliStep I: equazioni logiche per ogni singola uscita
SCO MIPS Multiciclo Logica Combinatoria di Controllo Registro di Stato Corrente Uscite: Segnali di Controllo (SC) Stato Futuro (SF) Modello Moore: SC dipende solo da stato corrente SF dipende anche da
DettagliCorso di Microonde II
POITECNICO DI MIANO Coro di Microonde II ezi n. 3: Generalità ugli amplificatori ineari Coro di aurea pecialitica in Ingegneria delle Telecomunicazi Circuiti attivi a microonde (Amplificatori) V in Z g
DettagliAppunti ed esercitazioni di Microonde 2
Appunti ed eercitazioni di Microonde Studio di una linea priva di perdite in regime impulivo di impedenza caratteritica =5Ω, chiua u di un carico R erie avente R==5Ω, =mh, =nf. Si aume come velocità di
DettagliSintesi di Reti sequenziali Sincrone
Sintesi di Reti sequenziali Sincrone alcolatori ElettroniciIngegneria Telematica Sintesi di Reti Sequenziali Sincrone na macchina sequenziale è definita dalla quintupla δ, λ) dove: I è l insieme finito
DettagliLogica binaria. Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna
Logica binaria Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna http://www.moreno.marzolla.name/ Logica binaria 2 Rappresentazione dell'informazione I calcolatori
DettagliLaboratorio di Algoritmi e Strutture Dati
Il problema Laboratorio di Algoritmi e Strutture Dati Docenti: M. Goldwurm, S. Aguzzoli Appello del 5 Aprile 005 Progetto Recinti Conegna entro il Aprile 005 Si tudia la reitenza di alcune pecie di piante
DettagliAutoma a Stati Finiti (ASF)
Automa a Stati Finiti (ASF) E una prima astrazione di macchina dotata di memoria che esegue algoritmi Introduce il concetto fondamentale di STATO che informalmente può essere definito come una particolare
DettagliArchitettura degli Elaboratori
circuiti combinatori: ALU slide a cura di Salvatore Orlando, Marta Simeoni, Andrea Torsello 1 ALU ALU (Arithmetic Logic Unit) circuito combinatorio all interno del processore per l esecuzione di istruzioni
DettagliStruttura logica del processore (1)
Struttura logica del processore (1) 0 1 0 1 Che tipo di reti sono le altre parti della CPU? Registri.. 2 65534-2 65534 65535 2 32-1 65535 Spazio di Memoria Spazio di I/O AX IP AH AL BX F BH BL CX ALU Registri
DettagliLezione XXI - 09/04/2003 ora 8:30-10:30 - Esercizi sulle perdite di carico - Originale di Berti Sara.
Lezione XXI - 09/04/00 ora 8:0-10:0 - Eercizi ulle perdite di carico - Originale di Berti Sara. Eercizio 1 Calcolare la potenza di una pompa necearia a far correre il fluido attravero un tubo collegato
DettagliProcessore. Memoria I/O. Control (Parte di controllo) Datapath (Parte operativa)
Processore Memoria Control (Parte di controllo) Datapath (Parte operativa) I/O Parte di Controllo La Parte Controllo (Control) della CPU è un circuito sequenziale istruzioni eseguite in più cicli di clock
DettagliCapitolo 5 Elementi architetturali di base
Capitolo 5 Elementi architetturali di base Giuseppe Lami Istituto di Scienza e Tecnologie dell Informazione CNR Via Moruzzi, 1 - Pisa giuseppe.lami@isti.cnr.it Struttura - Unità di elaborazione e controllo
Dettagli2.) Inverter in modo funzionamento
GVX9 2.) Inverter in modo funzionamento 25 GVX9 3.) Modo programmazione (inverter in modo top o in funzionamento) Per la modifica dei valori per F ed F 39, tenere premuto il tato e premere contemporaneamente
DettagliL'architettura del processore MIPS
L'architettura del processore MIPS Piano della lezione Ripasso di formati istruzione e registri MIPS Passi di esecuzione delle istruzioni: Formato R (istruzioni aritmetico-logiche) Istruzioni di caricamento
DettagliIl processore: unità di controllo
Il processore: unità di lo Architetture dei Calcolatori (lettere A-I) L unità di lo L unità di lo è responsabile della generazione dei segnali di lo che vengono inviati all unità di elaborazione Alcune
DettagliAlgebra & Circuiti Elettronici. Algebra booleana e circuiti logici. Blocco logico. Tabelle di Verità e Algebra Booleana
lgebra & Circuiti Elettronici lgebra booleana e circuiti logici Salvatore Orlando I computer operano con segnali elettrici con valori di potenziale discreti sono considerati significativi soltanto due
DettagliReti logiche (2) Circuiti sequenziali
Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore
DettagliLOGICA SEQUENZIALE. Un blocco di logica puramente combinatoria è un. blocco con N variabili di ingresso e M variabili di uscita
LOGICA SEQUENZIALE Logica combinatoria Un blocco di logica puramente combinatoria è un blocco con N variabili di ingresso e M variabili di uscita che sono funzione (booleana) degli ingressi in un certo
DettagliCenni alle reti logiche. Luigi Palopoli
Cenni alle reti logiche Luigi Palopoli Reti con reazione e memoria Le funzioni logiche e le relative reti di implementazione visto fino ad ora sono note come reti combinatorie Le reti combinatorie non
DettagliBode Diagram. 1.2 Determinare il valore del guadagno del sistema. Disegnare gli zeri ed i poli nel piano complesso.
5 Luglio 3 econda prova Sia dato un itema dinamico con funzione di traferimento G(), i cui diagrammi di Bode, del modulo e della fae, ono di eguito rappreentati: 6 Bode Diagram Phae (deg) Magnitude (db)
DettagliModellistica e controllo PID di un pendolo inverso
Modellitica e controllo PID di un pendolo invero Note per le lezioni del coro di Controlli Automatici - A.A. 2009/0 Prof.a Maria Elena Valcher Modellitica Un ata di maa m è incernierata ad un carrello
Dettagli1. Teorema di reciprocità
1. Teorema di reciprocità Conideriamo un mezzo in cui ono preenti le orgenti (J 1, M 1 ) che producono un campo (E 1, H 1 ) e le orgenti (J 2, M 2 ) che producono un campo (E 2, H 2 ). Determineremo una
DettagliIl processore: unità di elaborazione
Il processore: unità di elaborazione Architetture dei Calcolatori (lettere A-I) Progettazione dell unità di elaborazioni dati e prestazioni Le prestazioni di un calcolatore sono determinate da: Numero
DettagliIng. Mariagrazia Dotoli Controlli Automatici NO (9 CFU) Antitrasformata di Laplace PROCEDIMENTI DI ANTITRASFORMAZIONE
PROCEDIMENTI DI ANTITRASFORMAZIONE L'operazione di paaggio invero dal dominio della frequenza complea al dominio del tempo F() f(t) è detta antitraformata o traformazione invera di Laplace. Data una funzione
DettagliAUTOMA A STATI FINITI
Gli Automi Un Automa è un dispositivo, o un suo modello in forma di macchina sequenziale, creato per eseguire un particolare compito, che può trovarsi in diverse configurazioni più o meno complesse caratterizzate
DettagliLe ipotesi di base che si utilizzano sono le stesse quattro già viste con riferimento al caso della flessione semplice e cioè:
LEZIONI N 44 E 45 CALCOLO A ROTTURA DELLA SEZIONE PRESSOINFLESSA PROBLEMI DI VERIFICA La procedura di verifica dei pilatri di c.a., ottopoti a forzo normale e momento flettente, è baata ulla cotruzione
DettagliProgettazione dell unità di elaborazioni dati e prestazioni. Il processore: unità di elaborazione. I passi per progettare un processore
Il processore: unità di elaborazione Architetture dei Calcolatori (lettere A-I) Progettazione dell unità di elaborazioni dati e prestazioni Le prestazioni di un calcolatore sono determinate da: Numero
DettagliTRASDUTTORI DI UMIDITA. II trasduttore di umidità (capacitivo)
lez. 3 TASDUTTOI DI UMIDITA I traduttori di umidità rilevano l'umidità relativa definita come il rapporto tra l'umidità aoluta(quantità di vapore acqueo (maa) contenuta in m 3 d aria) e l umidità di aturazione
DettagliARCHITETTURA DI UN SISTEMA DI ELABORAZIONE
ARCHITETTURA DI UN SISTEMA DI ELABORAZIONE Il computer o elaboratore è una macchina altamente organizzata capace di immagazzinare, elaborare e trasmettere dati con notevole precisione e rapidità. Schematicamente
DettagliLinguaggio macchina. 3 tipi di istruzioni macchina. Istruzioni per trasferimento dati. Istruzioni logico/aritmetiche
3 tipi di istruzioni macchina Linguaggio macchina e assembler 1) trasferimento tra RAM e registri di calcolo della CPU 2) operazioni aritmetiche: somma, differenza, moltiplicazione e divisione 3) operazioni
DettagliLa trasformata di Fourier in Ottica
Edoardo Milotti 5/11/2007 La traformata di Fourier in Ottica Queta nota contiene una breviima introduzione alle traformate di Fourier in Ottica 1. Il principio di Huygen Il principio di Huygen afferma
DettagliElementi base per la realizzazione dell unità di calcolo
Elementi base per la realizzazione dell unità di calcolo Memoria istruzioni elemento di stato dove le istruzioni vengono memorizzate e recuperate tramite un indirizzo. ind. istruzione Memoria istruzioni
DettagliStruttura di programmi MAL Elementi lessicali
Elementi lessicali Ogni microistruzione è definita su una linea di programma Le linee vuote vengono ignorate Le linee con solo commenti vengono ignorate Il carattere di fine linea (RETURN ENTER INVIO)
DettagliCAPITOLO 7 La crescita economica I: l accumulazione del capitale e la crescita demografica
CAPITOO 7 a crecita economica I: l accumulazione del capitale e la crecita demografica Domande di ripao 1. Nel modello di crecita di Solow, quanto più elevato è il aggio di riparmio, tanto più elevati
DettagliCapitolo 6. Reti asincrone. Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie
apitolo 6 Reti asincrone Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie Reti sequenziali asincrone (comportamento) Elaborazione asincrona - Ogni nuovo ingresso determina: una
DettagliCircuiti combinatori ALU
Circuiti combinatori ALU Salvatore Orlando Arch. Elab. - S. Orlando Circuiti integrati I circuiti logici sono realizzatati come IC (circuiti integrati) realizzati su chip di silicio (piastrina) gates e
DettagliCircuiti Sequenziali & Somma FP
Circuiti Sequenziali & Somma FP Circuiti Sequenziali : Esercizio 1 Esercizio 1: progettare una rete sequenziale per il controllo di un motore elettrico. La rete riceve in input i segnali relativi a due
DettagliLinguaggio assembler e linguaggio macchina (caso di studio: processore MIPS)
Linguaggio assembler e linguaggio macchina (caso di studio: processore MIPS) Salvatore Orlando Arch. Elab. - S. Orlando 1 Livelli di astrazione Scendendo di livello, diventiamo più concreti e scopriamo
Dettagli16. Onde elastiche. m s
1 Catena di ocillatori 16. Onde elatiche Vogliamo dicutere il fenomeno della propagazione ondulatoria in un mezzo elatico. A tale copo conideriamo un inieme di punti materiali dipoti lungo una retta, ad
DettagliCORSO DI LAUREA IN SCIENZE BIOLOGICHE Prova scritta di FISICA 14 Gennaio 2010
CORSO DI LURE IN SCIENZE BIOLOGICHE Prova critta di FISIC 4 Gennaio 00 ) Un bambino lancia una palla di maa m = 00 gr verticalmente vero l alto con velocità v 0 = m/, a partire da una roccia alta h 0 =
DettagliModelli per le macchine digitali
Reti sequenziali Modelli per le macchine digitali Ingressi Uscite i(t 0 ) i(t n ) MACCHINA DIGITALE u(t 0 ) u(t n ) TEMPO In generale l uscita di una macchina in un certo istante temporale dipenderà dalla
DettagliMacchine Sequenziali
Macchine Sequenziali Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella prof@quarella.net Limiti delle reti combinatorie Ogni funzione di n variabili
DettagliProcessore: Datapath & Control. Progetto CPU (ciclo singolo) Rivediamo i formati delle istruzioni. ISA di un MIPS-lite
Processore: Datapath & Control Possiamo finalmente vedere il progetto di un processore MIPS-like semplificato Progetto CPU (ciclo singolo) Semplificato in modo tale da eseguire solo: istruzioni di memory-reference:
DettagliIl Processore: l unità di controllo
Il Processore: l unità di controllo La frequenza con cui vengono eseguiti i cicli di esecuzione è scandita da una componente detta clock Ad ogni impulso di clock la UC esegue un ciclo di esecuzione di
DettagliIntroduzione a Matlab/Simulink
Introduzione a Matlab/Simulink Robotica Indutriale Prof. P. Rocco a.a.2003/2004 Ing. M. Gritti e Ing. L. Bacetta Introduzione a Matlab Contenuti Preentazione Control Sytem Toolbox Introduzione a Simulink
DettagliSommario. Modellizzazione Sintassi Classi di Oggetti Tipi di Dati e Operatori Package e Librerie Processi Esempi di codice VHDL VHDL Testbenches
Fondamenti di VHDL Sommario VHDL: premessa e introduzione Modellizzazione Sintassi Classi di Oggetti Tipi di Dati e Operatori Package e Librerie Processi Esempi di codice VHDL VHDL Testbenches Premessa
DettagliSali poco solubili e ph
Sali poco olubili e ph Il catione o l anione di un ale poco olubile poono eere a loro volta un acido o una bae debole. Di coneguenza le condizioni di ph della oluzione poono influenzarne la olubilità,
DettagliIl processore. Istituzionii di Informatica -- Rossano Gaeta
Il processore Il processore (detto anche CPU, ovvero, Central Processing Unit) è la componente dell unità centrale che fornisce la capacità di elaborazione delle informazioni contenute nella memoria principale
DettagliCorso di Fondamenti di Automatica A.A. 2015/16. Diagrammi di Bode
1 Coro di Fondamenti di Automatica A.A. 015/16 Diagrammi di Bode Prof. Carlo Coentino Dipartimento di Medicina Sperimentale e Clinica Univerità degli Studi Magna Graecia di Catanzaro tel: 0961-3694051
DettagliControllo con macchina a stati finiti
Controllo con macchina a stati finiti Durante l esecuzione di un programma applicativo i circuiti interpretano le istruzioni: del programma costituito dal< programma applicativo i servizi OS> Logica di
DettagliESAME DI ARCHITETTURA I COMPITO A
ESAME DI ARCHITETTURA I COMPITO A Esercizio (6 punti) Si consideri l automa di Mealy specificato dalla seguente tabella: S S/ S S S2/ S3/ S2 S2/ S3/ S3 S/ S/ S4 S/ S S5 S2/ S3/ ) Disegnare l automa. 2)
DettagliModello monodimensionale per le correnti in moto turbolento vario. Fig. 1
Modello monodimenionale per le correnti in moto turbolento vario 1. Decompoizione dei campi di moto turbolento vario Prima di affrontare la definizione del modello per le correnti in moto turbolento vario,
DettagliMacchine sequenziali. Automa a Stati Finiti (ASF)
Corso di Calcolatori Elettronici I Macchine sequenziali Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie dell Informazione Corso
DettagliCostruzione di. circuiti combinatori
Costruzione di circuiti combinatori Algebra Booleana: funzioni logiche di base OR (somma): l uscita è 1 se almeno uno degli ingressi è 1 A B (A + B) 0 0 0 0 1 1 1 0 1 1 1 1 AND (prodotto): l uscita è 1
DettagliAnalizzatore di spettro numerico a FFT. La ricostruzione del segnale nel rispetto del teorema del campionamento!!! LPF: filtro anti aliasing
Analizzatore di pettro numerico a FFT La ricotruzione del egnale nel ripetto del teorema del campionamento!!! LPF: filtro anti aliaing i Numero finito di campioni!!!!! Analizzatore di pettro numerico a
DettagliArchitettura di una CPU
Massimo VIOLANTE Politecnico di Torino Dipartimento di Automatica e Informatica Sommario Organizzazione di un processore Linguaggio macchina Modi di indirizzamento Tipi di istruzioni 2 M. Violante 1.1
DettagliNote su alcuni principi fondamentali di macroeconomia Versione parziale e provvisoria. Claudio Sardoni Sapienza Università di Roma
Note u alcuni principi fondamentali di macroeconomia Verione parziale e provvioria Claudio Sardoni Sapienza Univerità di Roma Anno accademico 2010-2011 ii Indice Premea v I Il breve periodo 1 1 Il fluo
DettagliImplementazione semplificata
Il processore 168 Implementazione semplificata Copre un sottoinsieme limitato di istruzioni rappresentative dell'isa MIPS aritmetiche/logiche: add, sub, and, or, slt accesso alla memoria: lw, sw trasferimento
DettagliCapitolo 3. Modelli. Macchine combinatorie Macchine sequenziali asincrone sincrone
Capitolo 3 Modelli Macchine combinatorie Macchine sequenziali asincrone sincrone Il modello del blocco o scatola nera i I: alfabeto di ingresso u U: alfabeto di uscita ingresso dei dati i F u uscita dei
DettagliReti logiche: analisi, sintesi e minimizzazione Esercitazione. Venerdì 9 ottobre 2015
Reti logiche: analisi, sintesi e minimizzazione Esercitazione Venerdì 9 ottobre 05 Punto della situazione Stiamo studiando le reti logiche costruite a partire dalle porte logiche AND, OR, NOT per progettare
Dettagli