Sommario. Metodologie di progetto. Introduzione. Modello del Sistema. Diagramma a Blocchi. Progetto

Transcript

1 Sommario Metodologie di progetto Massimo Violate troduzioe Progetto a Livello Porte Logiche Progetto a Livello Registri Progetto a Livello Sistema. troduzioe U sistema è ua collezioe di oggetti, compoeti, coessi a formare u etità omogeea co ua precisa fuzioalità La fuzioalità del sistema è data da: Fuzioi svolte dai compoeti Modo co cui soo coessi i compoeti. Modello del Sistema L attività di progetto è strettamete dipedete da quella di modellameto, attraverso la quale l idea di ciò che si vuole realizzare viee espressa formalmete utilizzado u appropriato modello della realtà Sul modello è possibile eseguire ua serie di verifiche (ad esempio tramite simulazioe) prima della realizzazioe fisica. Diagramma a Blocchi Progetto Vertici: compoeti Archi: liee per il trasferimeto dati x 1 AND NOT OR NOT x 1 EXOR x 2 Dati di parteza: Fuzioalità del sistema da realizzare Fuzioi svolte dai compoeti Progettare: coettere i compoeti i modo tale che il loro comportameto globale soddisfi la fuzioalità richiesta, ed il costo sia miimo. x 2 AND

2 Costo Espresso i termii ecoomici ($): Costo del progetto Costo di produzioe Costi di mautezioe Espresso i termii fisici : Velocità co cui è svolta la fuzioalità richiesta Cosumo di poteza Livello di Progetto E defiito dal tipo di compoeti utilizzati i fase di progetto U compoete ad u certo livello corrispode ad u isieme di compoeti a livello iferiore Livelli cosiderati: Livello Porte Logiche Livello Registri Livello Sistema. Caratteristiche Flusso di progetto Livello Porte Logiche Registri Sistema Compoeti Uità di Dato Porte Logiche, Bit Flip-Flop Registri, Reti Combiatorie, Parole Reti Sequeziali Blocchi CPU, Memorie di Parole Uità di Tempo ps-s s-µs ms-s Basato su iterazioi successive di: Defiizioe delle specifiche: descrizioe della fuzioalità del sistema Sitesi: idividuazioe dei compoeti e delle itercoessioi tra compoeti Verfica: cotrollo della corretta implemetazioe delle specifiche Se si segue l approccio top-dow, il risultato del progetto ad u livello spesso costituisce direttamete l isieme delle specifiche per il livello iferiore. Sistemi Combiatori e Sequeziali Combiatorio: i valori delle sue uscite dipedoo esclusivamete dai valori applicati sui suoi igressi i quell istate Esempio: Sommatore (U = AB) Sequeziale: i valori delle uscite dipedoo sia dai valori correti degli igressi, sia dai valori applicati egli istati precedeti Esempio: Cotatore (U = U1) Sistemi Combiatori l valore delle uscite ad u certo istate dipede esclusivamete dal valore degli igressi i quell istate l comportameto di u sistema combiatorio può essere descritto attraverso: Tavola di verità: specifica per ogi combiazioe di igresso la corrispodete combiazioe di uscita Fuzioe booleaa: fuzioe implemetata dalle uscite.

3 Esempio Si cosideri il sistema che implemeta u codificatore prioritario a 3 bit, i grado di geerare l idice del bit di igresso al valore alto di idice massimo. a b c x 1 x Tavola di verità x1 = a b x = a bc 0 Fuzioe Booleaa Sistemi Sequeziali valori delle uscite dipedoo da: Valori X applicati agli igressi del sistema Stato Y del sistema, dipedete dalla storia passata del sistema l comportameto di u sistema sequeziale può essere descritto attraverso: Tavola degli stati Diagramma degli stati Fuzioe di trasizioe degli stati. Esempio Diagramma degli stati Si cosideri u sistema avete u igresso ed ua uscita O, etrambi i grado di assumere i valori 0 o 1 l sistema legge periodicamete l igresso L uscita O assume il valore 1 se durate i 3 istati di campioameto precedeti l igresso ha assuto i valori 101, assume il valore 0 diversamete. A B 0 C 0 D E 0 Livello porte logiche Porte logiche (i) sistemi (combiatori o sequeziali) soo composti da porte logiche (gate) Le porte logiche operao su variabili biarie che possoo assumere i due valori 0 e 1 Le iformazioi trattate soo segali biari; ogi liea del circuito può cioè assumere 2 soli valori di tesioe, corrispodeti ai 2 valori logici 0 e 1. x 1 x 2 AND z x 1 x 2 NAND z= xx 1 2= x1 x2 z= xx 1 2 = x x z 1 2

4 Porte logiche (ii) Porte logiche (iii) OR NOR EXOR EXNOR x 1 z x 1 z x 1 z x 1 z x 2 x 2 x 2 x 2 z= x 1x2 = x1 x2 z= x 1x2 = x1 x2 z= x1 x2 z= x 1 x2 Porte logiche (iv) Ritardi x NOT z L uscita di ua porta logica assume il valore corretto solo dopo u tempo k dalla stabilizzazioe dei sui igressi Cooscedo i ritardi associati alle porte logiche compoeti è possibile calcolare il tempo di risposta di u circuito combiatorio. z= x Cammio Critico Livelli l cammio più lugo tra igressi ed uscite di u circuito prede il ome di cammio critico Ridurre la lughezza del cammio critico permette di migliorare le prestazioi (i termii di velocità) dei circuiti. Ad ogi porta è associato u livello Le porte alimetate uicamete da igressi del circuito soo a livello 1 l livello delle altre porte è pari al livello della porta di igresso avete il livello massimo, più 1.

5 Esempio Cammio critico z 0 z 0 x 0 y 0 c 1 c 0 x 0 y 0 c 1 c 0 Livello registri L uità di dato maipolata è la parola (gruppo di bit) compoeti soo compoeti (combiatori o sequeziali) per la memorizzazioe o la trasformazioe di parole. Compoeti Porte logiche operati su parole Multiplexer Decodificatori/codificatori Dispositivi logici programmabili Moduli Aritmetici Registri Cotatori Bus Memorie. Porte Logiche operati su Parole Multiplexer x 0 y 0 x 1 y 1 x m-1 y m-1 m X m Y Coettoo ua fote di dato ad ua ucita Z selzioadola tra k foti X k, a secoda di p segali di selezioe S, dove k=2 p X 0 X 1 X k-1 z 0 z 1 z m-1 m Z S p m MPX m Z

6 Multiplexer: fuzioe Multiplexer: coessioe a cascata Tavola di verità di u multiplexer 2 1 co igressi di dato X 0 e X 1, igresso di cotrollo S ed uscita Z: S Z 0 X 0 1 X 1 s 2 s 1 X 0 X 1 X 2 X 3 X 4 X 5 X 6 X 7 MUX MUX MUX MUX MUX MUX s 0 MUX Z Multiplexer: uso ella sitesi Permettoo di realizzare qualsiasi fuzioe combiatoria. Z = a b 2 S=(a,b) MPX 1 Z Decodificatori Hao liee di igresso e 2 liee di uscita; di queste è attiva solo quella di idice corrispodete al valore applicato i igresso. e X 0 X 1 X -1 Decodificatore k=2 Z 0 Z 1 Z k-1 Decodificatori: fuzioe La tavola della verità di u decodificatore 2 4 è la seguete: X e Z Decodificatori: coessioe a cascata Decodificatore 3x8 co 2 da 2x4 A 2 A 1 A 0 e Decodificatore 2 x 4 e Decodificatore 2 x 4 Z 0 Z 1 Z 2 Z 3 Z 4 Z 5 Z 6 Z 7

7 Codificatori Hao 2 k liee di igresso e k liee di uscita; su queste compare (codificato) il valore corrispodete all idice della liea di igresso attiva Se essua liea di igresso è attiva viee attivato u apposito segale (iput iactive). X 0 X 1 X -1 e Codificatore =2 k Codificatori: fuzioe La tavola della verità di u codificatore 4 2 è la seguete: X e Z Z 0 Z 1 Z k-1 Codificatori prioritari Se più di ua liea di igresso è attiva il risultato può essere scorretto, oppure può apparire il codice della liea attiva co priorità maggiore (priority ecoder). Codificatori prioritari: fuzioe Codificatore prioritario 4 2 è la seguete: X e Z Dispositivi Logici Programmabili Dispositivi Logici Programmabili (PLD, Programmable Logic Device) permettoo di realizzare a basso costo delle fuzioi logiche combiatorie. Soo basati su strutture del tipo seguete: x 1 Buffer x 2 di igresso x e ivertitori Piao AND... Piao OR Buffer f 1... di f... 2 uscita f PLA Le PLA (Programmable Logic Array) soo compoeti che permettoo la realizzazioe a prezzi ecoomici di fuzioi logiche combiatorie (ad es. uità di cotrollo) La fuzioe desiderata si ottiee modificado il piao AND ed il piao OR attraverso comadi elettrici irreversibili diodi delle figure successive possoo corrispodere a Fusibili Trasistor.

8 PLA (schema geerale) FPGA V cc q coloe GND Piao AND Piao OR p righe x 1 x 2 x 3 f 1 f 2 Field Programmable Gate Array (FPGA) permettoo di realizzare circuiti co fuzioalità complesse, sia combiatorie che sequeziali pratica u FPGA è composta da ua griglia di blocchi logici coessi da ua rete di itercoessioe Sia i blocchi logici che quelli di itercoessioe soo programmabili: Programmado i primi si defiisce la fuzioe che questi svolgoo Programmado i secodi si defiiscoo le coessioi che devoo essere realizzate. FPGA: architettura Cofiguratio Memory Cell O Blocks (OB) tercoectio Cofiguratio Memory Cell (CMC) AD k L U T L M1 0 M1 1 M U X M1 D Q DFF M2 0 M2 1 M U X M2 Network FPGA: usi Le FPGA soo utilizzate per realizzare a basso costo dispositivi altrimeti realizzabili tramite ASC (Applicatio Specific C): Più semplice da progettare Più costosa da produrre più leta Più costosa i termii di spazio. Le FPGA soo usate pricipalmete per: Prodotti realizzati i umero limitato Applicazioi ricofigurabili Prototipi. FPGA: prodotti prodotti più diffusi basati sulla tecologia FPGA soo: Xilix Altera.

9 Moduli Aritmetici Eseguoo operazioi tra umeri iteri (somma, moltiplicazioe, ) Tramite i sommatori si può, attraverso l operazioe di complemetazioe, realizzare ache l operazioe di sottrazioe. Sommatori Sommatori seriali Sommatori combiatori Sommatori combiatori modulari. Sommatore seriale Sommatore Combiatorio Clock CLOCK 0 C x i y i Reset c i c i1 D P 1 z i La soluzioe più vataggiosa i termii di tempo richiesto è quella rappresetata da u circuito a 2 livelli progettato ad hoc per sommare 2 umeri su bit e produrre 1 bit di uscita. U simile circuito può essere sitetizzato a partire dall'espressioe i termii di somma di prodotti o prodotto di somme della fuzioe somma. Tale soluzioe ha ua complessità che cresce espoezialmete co e viee quidi raramete adottata, se o per piccoli valori di. Sommatore Combiatorio Modulare Full adder Più frequetemete si segue u approccio modulare: Si suddividoo i 2 umeri X e Y da sommare i bit (X i, Y i ) Si sommao tra loro le coppie X i, Y i, partedo dai bit meo sigificativi Si combiao i risultati teedo coto dei riporti. L'approccio modulare è basato su u circuito elemetare deomiato full adder. z = x y c i i1 i c = x y xc y c i i i i i A B Sum Carry Carry Out i i i Carry out c i1 x i y i z i Somma Carry i c i

10 Ripple Carry Adder mplemetazioe Somma 2 umeri su bit utilizzado ua logica esclusivamete combiatoria Viee costruito coettedo i cascata fulladder (ripple carry adder) l tempo richiesto per la geerazioe dell ultimo carry è pari a d, ove d è il ritardo del sigolo modulo l costo i termii di hardware è proporzioale ad. c 4 x 3 y 3 z 3 c 3 x 2 y 2 z 2 c 2 x 1 y 1 z 1 x 0 y 0 c 1 c 0 z 0 Sommatore co carry-lookahaed Riduce il ritardo ella geerazioe del risultato, dovuto alla propagazioe del carry l Carry-Lookahaed Geerator è u circuito i grado di geerare il bit di carry di ogi modulo sulla base dei segali che gli vegoo i parallelo da tutti i moduli Questi soo ua versioe modificata di full-adder i cui vegoo geerati 2 segali particolari: Sigificato di g i e p i due coefficieti g i e p i derivao il loro ome dal fatto che permettoo: la geerazioe, per g i la propagazioe, per p i dei segali di carry relativi ai vari moduli. g i =x i y i p i =x i y i mplemetazioe Vataggi Geeratore di carry-lookahead g 0 p 0 g 1 p 1 g 2 p 2 g 3 p 3 c 0 c 1 c 2 c 3 c i Detto d il ritardo itrodotto da u circuito a 2 livelli, il ritardo di u sommatore co carrylookahaed è pari a 3d; co particolari teciche il ritardo può ulteriormete essere ridotto a 2d La complessità hardware richiesta rede i geere impraticabile questa soluzioe per >8. z 0 x 0 y 0 z 1 x 1 y 1 z 2 x 2 y 2 z 3 x 3 y 3

11 Approccio Misto mplemetazioe Può essere utilizzato per sommare umeri su bit, co grade Vegoo utilizzati /k carry-lookahaed adder per sommare i gruppi di k bit, e u ripple-adder per riportare i carry da u gruppo all altro Se ci soo m gruppi il ritardo complessivo sarà (m2)d Ad esempio se =12, ed m=3, si ha che il ritardo è pari a 5d co l approccio misto, metre sarebbe 12d co u ripple-adder. c 0 X (0:3) Y (0:3) Z (0:3) X (8:11) Y (8:11) 4-bit carrylookahead adder X (4:7) Y (4:7) c 4 4-bit carrylookahead adder Z (4:7) c 8 4-bit carrylookahead adder Z (8:11) c i ALU Comparatore a 4 bit Le Uità Aritmetico-Logiche (ALU) soo compoeti combiatori che itegrao i u uico blocco le pricipali fuzioi aritmetiche e logiche (somma, sottrazioe, egazioe, ad, or, ot, exor). A B ENABLE x0 x1 x 2 x3 Y0 Y1 Y2 Y3 comparatore 4-bit Cotrol m ALU X < Y X = Y X >Y O Registro a 4 bit Registri a Scalameto CLEAR LOAD 4 X Registro a 4 bit 4 X CLEAR SHFT ENABLE Registro a scalameto Z Z

12 Usi dei Registri a Scalameto Memorizzazioe di dati seriali (FFO) Coversioe seriale-parallelo e parallelo-seriale Moltiplicazioe e divisioe su umeri i fixedpoit seza sego e co sego (rotazioe). Cotatori Evolvoo attraverso k stati i risposta a k impulsi i igresso; la codifica degli stati permette di cotare il umero di impulsi Tipologie: Up-dow couter: possoo cotare avati e idietro Programmable couter: il valore del modulo può essere modificato. Cotatore semplice Bus COUNT ENABLE CLEAR Cotatore Modulo-16 z 0 z 1 z 2 z 3 COUNT Permettoo lo scambio di dati tra diversi compoeti Possoo essere realizzati sia all itero del sigolo C, sia sulla piastra, sia come coessioi tra piastre (backplae) Al bus possoo essere associati: Dispositivi di amplificazioe Buffer. Coessioe al Bus Buffer Tri-State Modulo 1 Modulo 2 Modulo 3 Modulo 4 Possiedoo igressi di dato X, 1 igresso di cotrollo e, ed uscite di dato Y. l valore di Y è: Quello di X, se e=1 e 1 terfaccia e 2 terfaccia e 3 terfaccia e 4 terfaccia Z, se e=0. X Y bus e

13 Memorie Soo compoeti corrispodeti fuzioalmete ad isiemi di celle di memorizzazioe, ciascua i grado di memorizzare u bit. Le celle soo orgaizzate i parole. Tutte le celle di ua parola soo lette e scritte isieme durate le operazioi di /O da/verso la memoria. Ogi parola è caratterizzata da u idirizzo, corrispodete ad u itero tra 0 e (dimesioe della memoria). La lettura o scrittura di ua parola avviee applicado il corrispodete idirizzo agli igressi della memoria. Memorie RAM Schema a blocchi k dirizzi Read Write Eable Data put RAM 2 k Data Output Memorie RAM: fuzioameto Memoria RAM: struttura Scrittura di u dato: Si forisce alla RAM l idirizzo i cui si vuole scrivere Si forisce alla RAM il dato da scrivere Si attiva il comado di scrittura Letterua di u dato: Si forisce alla RAM l idirizzo da cui si vuole leggere Si attiva il comado di lettura Si legge il dato i uscita dalla RAM. dirizzi k D E C O D F C A T O R E Write Parola 1 Parola 2 Parola 2 k M U L T P L E X E R Data Output Read Data put Memorie ROM Schema a blocchi k dirizzi Eable ROM 2 k Data Output Memorie ROM: caratteristiche Memorie a sola lettura Quattro tecologie possibili: Mask programmig (per gradi quatità) PROM (programmabili co programmatore) EPROM (programmabili dopo esposizioe a raggi ultravioletti) EEPROM (programmabili dopo applicazioe segali elettrici).

14 Livello di Sistema È il livello più alto di astrazioe dati soo visti al livello di blocchi di iformazioi o di file compoeti soo circuiti complessi, schede, o sotto-sistemi l progetto cosiste ella scelta e ell assemblaggio di compoeti hardware (già dispoibili o da realizzare appositamete), e comporta la dispoibilità del software relativo. Esempio: progetto di u PC Comporta umerosissime scelte, tra cui: Tipo del processore Tipo e dimesioe della cache Tipo e dimesioe della memoria pricipale Tipo e dimesioe dei dischi Tipologia delle coessioi Per ciascua combiazioe di scelte è auspicabile poter valutare a priori vataggi e svataggi. Valutazioe l progetto viee valutato sulla base di vari parametri: Tempo ecessario per l esecuzioe di ua certa operazioe Memoria ecessaria per l operazioe Uso delle risorse dispoibili Costo Tali parametri vegoo valutati rispetto ad ua certa sequeza di operazioi, fissa (bechmark) o defiita da determiate caratteristiche.