CONVERTITORI DAC e ADC

Transcript

1 CONVERTITORI DAC e ADC ESERCITAZIONE IN LABORATO Geeralità.... Il covertitore D/A (DAC).... Pricipio della coversioe... Parametri caratteristici....3 Tipi di covertitori D/A (DAC)...3 Covertitori a resisteze pesate...4 Covertitori D/A co rete di tipo R-R...6 Covertitore R-R....6 Covertitore a rete R-R ivertita...8 Il covertitore A/D (ADC) La quatizzazioe Parametri caratteristici degli ADC.... La risoluzioe... L errore di quatizzazioe... Il tempo di coversioe... 3 Tipi di covertitori A/D Covertitori paralleli (flash)... 5 I covertitori a reazioe Il covertitore a gradiata... 8 Il covertitore a bilaciameto cotiuo Il covertitore ad approssimazioi successive... 0 I covertitori ad itegrazioe... 3 I covertitori tesioe/frequeza e frequeza/tesioe

2 Geeralità. Col termie coversioe si idica la trasformazioe di alcui parametri di u segale elettrico mateedo ivariata la quatità di iformazioe posseduta dal segale stesso. I covertitori risultao esseziali ei sistemi di cotrollo, i particolare quelli aalogico-digitale e digitale-aalogico perché soo preseti elle catee di acquisizioe e di elaborazioe dati. Il covertitore aalogico-digitale, idicato come covertitore A/D o ADC (Aalog Digital Coverter), risulta esseziale per collegare u segale aalogico ad u cetro di elaborazioe digitale. Prediamo ad esempio il caso di u sistema a microprocessore per il cotrollo di gradezze fisiche (temperatura, pressioe, umidità ecc.): il segale i uscita dal trasduttore è geeralmete di tipo aalogico e di cosegueza deve essere covertito i u segale digitale per poter essere elaborato dal microprocessore. Il covertitore digitale-aalogico, idicato come covertitore D/A o DAC (Digital Aalog Coverter), esegue l operazioe iversa rispetto all ADC. I effetti il DAC permette di trasformare il segale digitale, forito dal sistema di elaborazioe, i u segale aalogico i grado di operare sui dispositivi di uscita come ad esempio gli attuatori (motori, altoparlati, ecc.). Si ricorda che per segale aalogico si itede u segale che può assumere tutti i valori all itero di u itervallo, metre il segale quatizzato (o discreto) può assumere soltato u umero fiito di valori. Se la quatizzazioe viee effettuata, per esempio, co u codice biario i possibili valori soo due. Il covertitore D/A (DAC). Il covertitore D/A trasforma ogi parola digitale ad bit i u livello di tesioe. Di cosegueza il umero di livelli di tesioe possibili i uscita dal DAC è, pari al umero di codici esprimibili co parole di bit. Il segale aalogico forito dal covertitore D/A o è duque cotiuo el tempo ma è formato da gradii. Ogi gradio corrispode al valore di tesioe associato alla parola

3 Pricipio della coversioe. Ad ogi parola biaria formata da bit a -, a -, a -3, a, a 0, corrispode il umero P. P a a a + a 0 0 Per trasformare questo umero P i ua tesioe occorre moltiplicarlo per u valore di tesioe V. I questo modo alla parola viee associato il livello di tesioe V u PV. V u VP V (a a a + a 0 0 ) a - V - + a - V a V + a 0 V 0 V (a a a + a 0 - ) Il prodotto V si defiisce tesioe di riferimeto o tesioe di scala e viee idicato co V r. fodo V u V r (a a a + a 0 - ) La coversioe avviee quidi effettuado ua combiazioe lieare co coefficieti che devoo dare ad ogi bit il proprio perso i fuzioe della sua posizioe. Ad esempio per covertitori a 4 bit se a 3 è moltiplicato per V allora a deve esser moltiplicato per 8 V, a per 4 V e ifie a 0 per 6 8 V. Il coefficiete che moltiplica il bit più sigificativo è pari a V r 4 quelli successivi sarao 4 V r, poi 8 V r, 6 V r, ecc. L espressioe della V u evidezia che il livello di tesioe i uscita dal DAC è proporzioale alla tesioe di riferimeto V r ed al codice biario i igresso. La tesioe V r viee ache idicata come la tesioe di fodo scala del covertitore. Se si sceglie V r ossia V V, il valore della tesioe è pari al umero P.

4 Parametri caratteristici. La risoluzioe: essa rappreseta la variazioe di tesioe dovuta alla variazioe di u LSB ed i modo equivalete idica il valore miimo di tesioe rappresetabile dal DAC. Vr R V La risoluzioe si trova espressa re di fodo scala V r. ache i bit o i percetuale del valo- 00 R % La tesioe massima di uscita V um : tale valore si ottiee quado tutti i bit soo a e si dimostra che V um V( r -) Notiamo che V um è miore del valore di fodo scala V r. L errore di liearità: si verifica se ad ogi icremeto del segale digitale o corrispode lo stesso icremeto della tesioe. Trasitori spuri (glitches): quado due o più bit devoo commutare isieme si possoo creare picchi di tesioe. Come mostra la figura, prima che la V u si assesti al valore 6 V è presete ache u picco di tesioe. Figura Settlig time: è il tempo ecessario al DAC per stabilizzarsi al valore fiale dell uscita. Tipi di covertitori D/A (DAC). 3

5 Covertitori a resisteze pesate. I figura è riportato lo schema del DAC a resisteze pesate a 4 bit. Figura. Il circuito è composto da ua rete di resisteze, da u covertitore correte/tesioe realizzato co u amplificatore operazioale e da alcui deviatori. I deviatori soo utili el ostro caso per descrivere il comportameto del circuito. Nella realtà al posto dei deviatori c è ua rete digitale che forisce i uscita i livelli di tesioe alti e bassi (corrispodeti ai valori logici e 0). Il umero di resisteze e di deviatori è pari al umero di bit del DAC. Il deviatore cosete di collegare la resisteza a massa se il bit vale 0 o al poteziale di riferimeto V r se il bit vale. Di cosegueza i ogi resisteza c è u passaggio di correte soltato se il bit associato vale i modo da avere ua differeza di poteziale pari a V r ai capi della stessa resisteza. I caso di bit 0 i due morsetti della resisteza soo a massa e quidi o ci può essere passaggio di correte. La correte che circola i ogi resisteza deve essere tale da dare ad ogi bit il proprio peso i fuzioe della sua posizioe, secodo il pricipio della coversioe. Il valore della correte deve essere maggiore per il bit più sigificativo (MSB) per poi dimiuire per i bit meo sigificativi. Si procede duque collegado al MSB la resisteza miore e raddoppiadoe il valore per il bit successivo fio al LSB per il quale la resisteza è - volte maggiore rispetto alla prima. Ad esempio el caso si DAC a 4 bit: (a 3 a a a 0 ) al bit a 3 associamo ua resisteza R (R è il valore presete el covertitore correte/tesioe), al bit a colleghiamo ua resisteza doppia della prima 4R, ad a la resisteza 8R ed ifie ad a 0 la resisteza 6R. Il covertitore I/V effettua la somma delle correti. Verifichiamo che la 4

6 tesioe i uscita del covertitore è proporzioale al codice d igresso. I I 0 + I + + I - (o etra correte ell Amp. Op.) V u -RI -R (I 0 + I + + I - ) dove a V a V a V - r - r r I I I I R 4R R a V 0 r R Tralasciado il sego, che rappreseta l iversioe di fase possiamo scrivere: V a V a V - r - r V R + R 4R a V 0 r R u 0 ( a a a ) VP r L impiego di questi tipo di covertitori D/A è limitato perché presetao alcui icoveieti: Il valore delle resisteze cresce secodo le poteze del due, fio a raggiugere valori otevoli se il umero di bit del DAC è elevato (R LSB R), o è possibile ovviare a questo problema prededo u valore di R troppo basso se si vuole garatire u corretto fuzioameto dei deviatori elettroici. Difficoltà di avere resisteze co valori così diversi e stessa precisioe. La correte erogata da V r dipede dalla combiazioe dei bit i igresso. 5

7 Covertitori D/A co rete di tipo R-R. Questo tipo di covertitore D/A sfrutta, per la coversioe, lo stesso pricipio di quello a resisteze pesate ma preseta il vataggio di utilizzare resisteze di due soli possibili valori R e R. Esistoo due tipi di DAC di questo geere: a rete (o scala) R-R; a rete (o scala) R-R ivertita; Covertitore R-R. Nelle figure 3 e 4 soo riportati gli schemi del covertitore D/A r-r a bit e 4 bit. Figura 3. Figura 4. La rete di resisteze è tale che da ogi odo A i la resisteza vista verso destra e verso siistra vale sempre R. I figura 5 è riportato l esempio del odo A (i geeratori soo cortocircuitati). Figura 5. R 8 è a terra per il cortocircuito virtuale (V - V + 0). 6

8 Verso siistra: R R //R R; R R + R 3 R; si ottiee allora R si R //R 4 + R 5 R. Verso destra: R 78 R 7 //R 8 R; R des R 78 + R 6 R. Di cosegueza la resisteza che è vista da ciascu deviatore è R + R si //R des 3R (fig.6). Figura 6. Così i tutte le resisteze collegate correte ai deviatori circola lo stesso valore di I i Questa correte i ogi odo che icotra si divide i due parti uguali perché R des R si. Come el caso di DAC a resisteze pesate occorre fare i modo che ad ogi bit sia dato il proprio peso i fuzioe della sua posizioe, così il covertitore I/V effettua la giusta combiazioe lieare foredo i uscita ua tesioe proporzioale al codice. Al bit più sigificativo a - viee associata la correte massima che vale: Vr 3R I i Vr 6R perché subisce ua sola divisioe el odo A -. Le correti che corrispodoo ai bit meo sigificativi subiscoo u umero di partizioi che aumeta spostadosi verso siistra ella figura 3. Ifatti la correte associata al bit meo geerico subisce k divisioi ( odi) e vale: Ii k Vr k 3R Di cosegueza la correte corrispodete al LSB a 0 vale: V r 3R 7

9 La tesioe V u -3RI u ella quale la correte I u è la somma delle correti proveieti dai deviatori co il bit, risulta, trascurado il sego meo, I I I I 0 V u 3R a V a V a V a V r r r 0 r 3R R R 3R 3R a a a a 0 V r V r 0 a + a a 0 ( ) VP La tesioe i uscita dal DAC è veramete proporzioale al codice i igresso. Covertitore a rete R-R ivertita. Lo schema del covertitore D/A a rete R-R ivertita è riportato i figura 7. Figura 7. Il deviatore permette di collegare la resisteza a terra, el caso di bit 0, o al morsetto ivertete dell amplificatore operazioale, se il bit vale. Essedo il poteziale del morsetto ivertete comuque pari a zero (V - V + 0 V), il valore della correte che circola ella resisteza collegata al deviatore rimae lo stesso idipedetemete dalla posizioe del devia- 8

10 tore stesso. Quado il bit vale questa correte passa el covertitore dado il proprio cotribuito alla tesioe d uscita. La resisteza vista da ogi odo A i verso terra vale R; i figura 8 è mostrato l esempio del odo A. Figura 8. Per calcolare la resisteza vista da A si produce el seguete modo: R R //R R; + R R; R 3 ( R + R )//R R R; R (R + R )//R R vista 5 6 Di cosegueza ache la resisteza vista dal geeratore (odo A 3 ) vale R e la correte erogata (I) rimae costate Vr I R idipedetemete dalla parola biaria da covertire. Questa correte si divide, i ogi odo che icotra, i due parti uguali. La coversioe avviee come el DAC a rete R-R: il valore della correte che circola ella resisteza associata al deviatore deve essere maggiore per il bit più sigificativo (MSB), per poi dimiuire per i bit meo sigificativi. Illustriamo il caso del DAC a 4 bit (fig. 9). Le correti valgoo: I ; I I3 I ;I 4 45 I I ;I0 8 I I 3 e quidi la tesioe di uscita sarà V u -R I tot. I 6 9

11 Sostituedo i valori delle correti e trascurado il sego meo si ha: a a a a 3 0 V u R(a I a I a I a I ) R I V a a a a V 3 0 r 3 0 R V r (a + a + a + a ) 3 0 R r La tesioe i uscita dal covertitore è proporzioale al codice. Il covertitore D/A a rete R-R ivertita rappreseta la soluzioe più diffusa tra i compoeti commerciali. Ifatti co questa soluzioe le resisteze hao soltato due valori possibili R e R; la correte erogata da V r è costate; la correte circolate elle resisteze è idipedete dalla parola i igresso così si evitao i disturbi dovuti alle commutazioi. La seguete tabella mostra il valore del parametro settlig time per alcui compoeti tipici. VP Ioltre esiste l itegrato DAC0830 a 8 bit che ha la caratteristica di essere compatibile co il microprocessore ed è possibile collegarlo seza iterfaccia. Il covertitore A/D (ADC). L ADC trasforma u segale aalogico i u codice biario Il passaggio da u segale, che assume co cotiuità tutti i valori all itero di u itervallo, ad ua successioe discreta di codici biari avviee tramite u operazioe deomiata quatizzazioe. La quatizzazioe. La quatizzazioe è descritta dalla caratteristica di trasferimeto rappresetata dal grafico di figura 9. I valori di tesioe i igresso soo riportati sull ascissa, metre sull ordiata viee riportato il codice biario associato ad ogi itervallo di valori di V i. 0

12 Nell esempio di figura 9 l ampiezza massima del segale d igresso è V im 8 V. Il umero di bit scelto è 3 quidi il umero possibile di codici biari esprimibili è Q 3 Figura 9. Di cosegueza la tesioe aalogica d igresso è stata divisa i 8 parti uguali, ad ogua delle quali è stato associato uo degli 8 codici biari possibili. A tutti i valori di tesioe apparteeti ad u sigolo itervallo degli otto possibili viee associato lo stesso codice. L esempio precedete mette i evideza la ecessità d itrodurre due parametri caratteristici dei covertitori A/D. Il primo è l ampiezza massima V im del segale d igresso che può essere covertito dall ADC. Il segale da elaborare deve duque passare prima i u circuito di codizioameto per rederlo utilizzabile dal covertitore. I particolare i campi di valori della V i accettati dagli ADC i commercio soo geeralmete da 0 V a 5 V o da 0 V a 0 V. L altro parametro è il umero di bit co cui si effettua la codifica. Il campo dei valori della V i viee diviso i Q parti uguali. Ad oguo di questi itervalli viee associata ua parola di bit. Spesso l'ampiezza dell'itervallo è idicata come passo di quatizzazioe.

13 Parametri caratteristici degli ADC. La risoluzioe. La risoluzioe, idicata co R, rappreseta la variazioe della tesioe d igresso associata ad ua variazioe del bit meo sigificativo del codice biario. I modo equivalete la risoluzioe rappreseta il passo di quatizzazioe. I effetti, come viee mostrato dall esempio di figura 9, se il codice biario differisce per il bit meo sigificativo (LSB), otteiamo quello associato all itervallo successivo o precedete. Possiamo così scrivere: V im R Q La risoluzioe può essere espressa i percetuale del valore massimo della tesioe covertibile: V im R 00 R % 00 V im Spesso i costruttori foriscoo come risoluzioe il umero di bit della parola di codifica. L errore di quatizzazioe. L errore di quatizzazioe, idicato ache come icertezza, defiisce il livello di idetermiazioe ed è dovuto al fatto che ad ogi codice biario o viee associato u uico valore della tesioe d igresso ma l isieme dei valori apparteeti al passo di quatizzazioe. Ad esempio la figura 9 mostra che alla parola di codice 00 soo associati tutti i valori della V i compresi tra V e 3 V e di cosegueza 00 rappreseta oltre al valore esatto V ache.9 V. Quado il valore esatto di V i rappresetato dalla parola di codifica è l estremo iferiore dell itervallo, l errore massimo di quatizzazioe (e M ) è pari l ampiezza dell itervallo stesso (ossia alla risoluzioe R) e quidi: e M R

14 Nell esempio di figura 9 e M V. L adameto dell errore i fuzioe del valore della tesioe (relativo all esempio di figura 9) è mostrato i figura 0. Figura 0. Si osserva che e 0 quado i igresso è presete il valore esatto della tesioe associato alla parola biaria. Se il valore esatto di V i rappresetato dalla parola di codice è al cetro dell itervallo di quatizzazioe l errore massimo che si può commettere viee dimezzato: R e M I effetti se ell esempio di figura 9 si sceglie il passo di quatizzazioe i modo che la parola 00 rappreseti l itervallo di valori.5 V.5 V, simmetrico itoro al valore esatto V, l errore massimo vale 0.5 V (la figura mostra l adameto dell errore). Figura. Per ridurre l icertezza occorre dimiuire l ampiezza del passo di quatizzazioe aumetado il umero di bit. Il tempo di coversioe. Il tempo di coversioe è il tempo ecessario all ADC per trasformare il valore della tesioe d igresso i u codice biario. 3

15 Il segale aalogico da covertire deve essere campioato per prelevare i valori della V i da trasformare i codice biario. Co il campioameto il segale aalogico viee trasformato i ua successioe discreta di valori di V i. Nella figura è riportato u esempio. Figura. Il segale S(t) può essere rappresetato dalla successioe dei suoi campioi S, S, S 3, S 4, S 5 prelevati ad itervalli regolari T c. Il valore di T c o può essere qualsiasi. Per poter ricostruire il segale dai suoi campioi occorre che la frequeza di campioameto: f c T c soddisfi la codizioe di Shao: f c > f M dove f M è la frequeza massima (o bada) del segale. Di cosegueza il periodo di campioameto di T c deve essere: T < c La coversioe deve termiare prima che arrivi il uovo campioe da covertire i codice biario. f M 4

16 Idicado co T s il tempo di coversioe occorre avere mostrato i figura 3. T < T com è s c Figura 3. Il valore del campioe è quello assuto da V i all iizio della coversioe ache se durate il tempo T s il segale subisce delle variazioi. Per o itrodurre u ulteriore errore, il codice biario associato al campioe deve rimaere valido per tutto il tempo di coversioe. Di cosegueza le variazioi del segale, durate T s, devoo essere tali da fare rimaere V i all itero del passo di quatizzazioe (o etro la risoluzioe). Suppoedo di avere u segale siusoidale V i co frequeza f e di utilizzare u ADC a bit, per o aggiugere u altro errore a quello di quatizzazioe, si può dimostrare che deve essere: πf( T s ) Per lavorare co frequeze più elevate è ecessario iserire u dispositivo detto di sample/hold (campioameto e mateimeto). I effetti se il tempo di coversioe è alto a T c, c è il rischio di perdere il uovo campioe perché la coversioe precedete o è termiata. Per evitare ciò il valore viee memorizzato (hold) fio a quado deve essere covertito. Tipi di covertitori A/D. Covertitori paralleli (flash). Gli ADC flash soo i covertitori più veloci ifatti presetao tempi di coversioe dell ordie delle decie di aosecodi. Questi covertitori soo ecessari quado i segali hao frequeza elevata. Sappiamo ifatti che T s deve essere miore del periodo di campioameto. Ora, per u se- 5

17 gale video co f M 5 MHz, si ha che: f 0 Tc 7 M 00 s Pertato il T s deve essere iferiore. No si può quidi fare a meo di usare gli ADC flash, gli uici che cosetoo simili velocità. I figura 4 è mostrato lo schema circuitale di pricipio di u ADC flash a 3 bit. Figura 4. Il circuito è composto da 9 resisteze, 7 comparatori e u ecoder co 7 igressi e 3 uscite. Nel caso geerale di ADC a bit la struttura fodametale è composta da comparatori, resisteze uguali di valore R, resisteze di valore R/ e ecoder. Questi covertitori presetao otevoli problemi costruttivi, essedo difficile otteerli proprio co resisteze uguali co stessa tolleraza; e cosegue che il dispositivo ha scarsa precisioe oltre a risultare costoso. Il pricipio di fuzioameto è basato sul cofroto tra il valore del campioe da covertire e i poteziali preseti sui morsetti iverteti dei comparatori dati dalla partizioe di ua tesioe di riferimeto V r. I ogi comparatore, sul morsetto o ivertete, è presete il valore di tesioe da covertire: l uscita è alta per il comparatore i cui si verifica che V i è maggiore del poteziale del morsetto ivertete. Le uscite dei comparatori vao i u ecoder che forisce così il codice biario. Per fare i modo che tutti i dati arrivio cotemporaeamete all ecoder ed evitare disturbi (glitch) si possoo iserire dopo i comparatori dei 6

18 latches. Questi mategoo l iformazioe e la presetao simultaeamete all ecoder. Aalizziamo l esempio di figura 4. I poteziali preseti sui morsetti o iverteti dei comparatori C, C, C 3, C 4, C 5, C 6, C 7 soo rispettivamete: V V 3V 5V 7V r r r r ;V ;V ;V V V 3V r r r V ;V ;V ; metre V V... V V 7 i Di cosegueza per ogi valore di V i tra zero e V r è possibile determiare quali comparatori hao l uscita alta. Ad esempio se: V i 6Vr 4 i comparatori C, C, C 3 hao l uscita alta, tutti gli altri bassa. Le uscite U, U, U 3, U 4, U 5, U 6, U 7 valgoo L ecoder forisce il seguete codice biario 0 (equivalete a 3 i decimale, pari al umero di comparatori co uscita alta). Possiamo così costruire la seguete tabella (o matrice) di coversioe. Spesso è presete u ulteriore comparatore che dà l idicazioe di overflow se V > V. i r Due comparatori flash che si trovao i commercio soo: AD500KD a 6 bit co T s 0 s e AD600KD a 6 bit co T s 0 s. 7

19 I covertitori a reazioe. Lo schema di fuzioameto di questi dispositivi preseta ua catea di reazioe ella quale è presete u covertitore D/A. Durate la coversioe il dato digitale viee trasformato i aalogico i modo da cofrotarlo co la tesioe V i. Quado la differeza tra i due segali è miore di u valore fissato, la coversioe si ferma, foredo i uscita la parola biaria. Soo descritti di seguito i pricipali tipi di covertitori a reazioe. Il covertitore a gradiata. Lo schema di pricipio è riportato i figura 5. Figura 5. Il circuito comprede: u clock che geera impulsi co ua determiata frequeza; u cotatore d impulsi; u dispositivo di cotrollo per iiziare la coversioe e riportare a zero il cotatore per ua uova operazioe; u DAC che trasforma il dato digitale i uscita dal cotatore i ua gradiata co u umero di gradii pari al umero d impulsi; u comparatore. Il fuzioameto del dispositivo può essere descritto el seguete modo: la coversioe iizia quado il dispositivo di cotrollo mada u impulso al flip-flop settadolo (uscita Q alta), gli impulsi del clock passao attraverso la porta AND e iizia così il coteggio. Ogi impulso che arriva icremeta di u gradio l uscita del DAC. Quado la gradiata supera il valore di V i il comparatore resetta (uscita Q bassa) il flip-flop, la porta AND o 8

20 fa più passare gli impulsi e il coteggio si blocca. Il dato biario del cotatore, associato al valore V i, viee così memorizzato. La precisioe del covertitore a gradiata è duque legata a quella del DAC e alla stabilità della sua tesioe di riferimeto V r. I effetti ogi impulso cotato provoca u gradio di ampiezza: V r Il tempo di coversioe T s dipede dal valore del segale d igresso: più alto è il valore di V i più impulsi è ecessario cotare per otteere ua gradiata che raggiuga V i. Ifatti T s kt ck dove T ck è il periodo degli impulsi di clock e k il umero di impulsi cotati. Per la risoluzioe percetuale di questo ADC vale l espressioe geerale già vista: 00 R % Il covertitore a bilaciameto cotiuo. Il covertitore a bilaciameto cotiuo ha ua velocità di coversioe più elevata rispetto a quello a gradiata. Ifatti ello schema di pricipio riportato i figura 6 è presete u cotatore Up/Dow, i grado di cotare i avati e idietro. Il comado Up/Dow viee forito dal comparatore: se V i è maggiore della tesioe i uscita dal DAC allora il cotatore cota i avati (Up), el caso cotrario il coteggio è i dimiuzioe (Dow). Figura 6. Co questo dispositivo evitiamo di ripartire da zero per ogi coversioe. Ifatti a differeza del covertitore a gradiata, il cotatore quado iizia la coversioe o parte da zero ma dal codice biario corrispo- 9

21 dete al valore di tesioe: V r Duque se: Vr V > i il coteggio è i aumeto e la coversioe prosegue come el caso di u covertitore a gradiata: ogi impulso cotato è u gradio di ampiezza: V r i più, fio a raggiugere il valore di V i. A questo puto la coversioe si ferma e a V i viee associato il codice biario forito dal cotatore. Se: V i < il coteggio è i dimiuzioe. Ogi impulso cotato adesso abbassa la gradiata di uo scalio fio a quado V i diveta maggiore della tesioe i uscita del DAC e la coversioe si ferma. Vr Il covertitore ad approssimazioi successive. Lo schema circuitale è riportato i figura 7. Il fuzioameto si basa sull utilizzo di u particolare circuito sequeziale deomiato SAR (Successive Approximatio Register). Questo dispositivo geera ua parola di codice che viee corretta, dopo il cofroto tra il campioe V i da covertire e la tesioe V DAC i uscita dal DAC, fio a quado la differeza risulta miore di u valore fissato. Figura 7. 0

22 Il pricipio della coversioe può essere illustrato co l esempio della pesatura di ua massa icogita. Sia abbiao a disposizioe masse di valori: m m m m m,,,, dove m è la metà della portata massima, metre il valore miore è legato all icertezza desiderata.. si poe sul piatto m : se la massa icogita m risulta maggiore, allora si aggiuge: Se Se m m m + < m si iserisce. 4 m m m m m + > m si toglie e si iserisce. 4 Si procede i questo modo fio all ultimo valore a disposizioe. I pratica ad ogi tetativo si iserisce u uovo peso (di valore pari alla metà di quello precedete) mateedo ache quello di prima soltato se ella misura precedete la massa icogita risulta maggiore. La parola di codice viee modificata dal circuito SAR co lo stesso tricipio. La prima parola geerata è formata da tutti zero trae il bit più sigificativo che vale. Prediamo l esempio di u ADC a 4 bit. Si parte da 000. Se la tesioe V DAC i uscita dal DAC è miore di V i, il SAR matiee il MSB e porta a quello successivo geerado la seguete parola 00 (se V > V il MSB tora a 0 e la parola forita è 000). Se dal secodo tetativo risulta che la uova tesioe i uscita dal DAC (V DAC ) è tale che V < V il secodo bit è mateuto alto (tora a 0 se i DAC V > V DAC i ) e viee a questo puto geerata la parola 0 (o 00) portado a il terzo bit. Se dal terzo tetativo V < V il terzo bit è mateuto alto (tora a 0 se DAC i DAC V i V > ) ed il quarto bit viee messo a. Al quarto cofroto se la tesioe i uscita dal covertitore D/A è miore di V i l ultimo bit rimae alto, i casso cotrario tora a 0. Abbiamo così determiato i quattro bit che formao la parola di codice. La parola biaria è stata geerata dopo 4 tetativi, i geerale per u covertitore a bit soo ecessari cofroti. Duque se ogi operazioe DAC i

23 è scadita da u clock co periodo T ck il tempo di coversioe di u covertitore ad approssimazioi successive a bit vale T s T ck. Rispetto agli altri covertitori a reazioe il tempo di coversioe è costate (idipedete dal campioe) e molto miore. Per la risoluzioe percetuale di questo ADC vale l espressioe geerale già vista: 00 R % Questa soluzioe risulta la più diffusa tra i compoeti ADC commerciali. Gli itegrati dispoibili soo umerosi e risultao adatti a covertire segali proveieti da trasduttori oltre ad essere compatibili co i microprocessori. Vediamo alcui itegrati dispoibili. Nell esempio del grafico di figura 8 viee mostrato come avviee la geerazioe della parola di codice el caso di 4 bit. Figura 8.

24 I covertitori ad itegrazioe. I covertitori ad itegrazioe più diffusi soo quelli a doppia rampa. Lo schema di fuzioameto, riportato i figura 9, evidezia la preseza del circuito itegratore. Questo produce i uscita ua rampa decrescete (o crescete) se l igresso è ua costate positiva (o egativa). Figura 9. Iizialmete all igresso dell itegratore viee applicato il campioe da covertire per ua durata T fissata. Questa durata è determiata tramite u clock co periodo T ck ed u cotatore, ifatti T i i T ck ( i umero di impulsi cotati). L uscita dell itegratore è ua rampa decre-scete co pedeza legata a V i che iizia da zero, essedo il codesato-re scarico (fig. 0), fio a raggiugere il valore. Figura 0. Dopo u tempo T i il tasto T commuta ella posizioe V r. L itegratore forisce adesso ua rampa crescete co pedeza legata la tesioe di riferimeto V r. 3

25 La rampa iizia dal valore V (fig.6)e quado passa per lo zero blocca il coteggio iibedo la porta AND. La prima rampa ha pedeza variabile dovuta al valore del campioe durata fissa: il valore V raggiuto dipede da V i. La secoda rampa, ivece, ha pedeza fissa e durata T x che dipede da V ( e quidi da V i ) essedo il tempo impiegato per passare da V a zero. Dalla misura di T x è possibile risalire a V i. T x viee rilevato attraverso il cotatore, ifatti T x x T ck dove co x viee idicato il umero di impulsi cotati durate la rampa crescete. Verifichiamolo mediate formule matematiche: quidi: VT i i V' - RC VT i i T x e V Si ottiee quidi: r RC T x -V' Vr V i xt xt ck V r ck Vi i x Vr Il dato digitale x, forito dal cotatore, rappreseta la codifica del segale aalogico V i i igresso. Questi covertitori soo immui a certi tipi di rumore ma molto leti: il tempo di coversioe T s vale T s T i + T x ( i + x )T ck. Per questo motivo o soo idicati ei sistemi a microprocessori. Per la risoluzioe percetuale di questo ADC vale l espressioe geerale già vista. 00 R % I covertitori tesioe/frequeza e frequeza/tesioe. Il covertitore tesioe/frequeza (V/f) trasforma u segale aalogico i ua successioe di impulsi co frequeza proporzioale all ampiezza del segale i igresso. Questa coversioe rede il segale immue al rumore. Ifatti i disturbi si sommao al segale modificadoe l ampiezza ma o ifluezao l iformazioe coteuta ella frequeza del segale stesso. Questi dispositivi possoo essere utilizzati come covertitori A/D. Il pricipio di fuzioameto è il seguete: il campioe viee applicato al 4

26 covertitore V/f all uscita del quale soo preseti impulsi co frequeza proporzioale a V i. Questi impulsi vegoo, i seguito, cotati per forire la parola di codice. Lo schema di pricipio è riportato i figura. Figura. Il dispositivo di iizializzazioe abilita la porta AND per u tempo T madado u livello alto. I uscita dell itegratore abbiamo ua rampa co pedeza legata al valore di V i. Quado la rampa V C raggiuge il valore di -V r, il blocco di cotrollo geera u impulso e provoca la scarica del codesatore i modo da fare partire ua uova rampa (fig.). Figura. Il valore della tesioe d igresso è stato covertito i frequeza. Ifatti il tempo impiegato dalla rampa per raggiugere -V r dipede da V i e quidi il umero di impulsi cotati durate il tempo T è legato al valore del campioe. Possiamo così associare a V i la parola biaria forita dal cotatore. 5

27 Il covertitore frequeza/tesioe (idicato f/v) trasforma u segale i ua tesioe co ampiezza proporzioale alla frequeza del segale stesso. Esistoo compoeti commerciali, ad esempio il LM33, che possoo fuzioare sia da covertitori V/f che f/v. 6