Capitolo 7. Reti sincrone. 7.1 Elaborazione sincrona. Struttura. Il campionamento con un fronte. Comportamento

Transcript

1 Capitolo 7 Reti sicroe 7 Elaborazioe sicroa 72 Aalisi e Sitesi 73 Registri e Cotatori 7 Elaborazioe sicroa Struttura igresso i(t) uscita u(t) = F(i(t),s(t)) 2 Rete logica combiatoria ideale z z 2 z m Esigeze e vicoli stato presete s(t) La rete sicroa è piu leta della asicroa: T > t p y y 2 y k Ritardo T TRitardo è l uità di misura T del Ritardo tempo T s(t+ Τ ) = S(t) Y k Y 2 stato futuro S(t) = G(i(t),s(t)) La rete sicroa è piu potete della asicroa: ad igresso cost uscite diverse ad istati diversi Y Comportameto Il campioameto co u frote IPOTESI: SEGNALI INGSO SINCRONI istati di sicroismo e itervalli elemetari di fuzioameto ()T T (+)T t Rete combi registro bit di stato futuro bit di stato presete igresso i Frote del clock stato presete stato futuro s S =G(i,s) s + Segale setup hold uscita u =F(i,s) Segale risposta

2 Vicolo per il corretto fuzioameto i RC Cosegueze del campioameto a regime campioameto ff Igressi di G clock τ H < τ R τ H : tempo di hold dei FF t T τ R + τ RC + τ SU τ SU : tempo mi di set up dei FF τ RC : tempo ma di risposta della rete comb τ R : tempo ma di risposta dei FF e di ritardo dell igresso Rete asicroa L aggiorameto dello stato avviee qui Elimiazioe delle alee statiche Adiaceza degli igressi cosecutivi Adiaceza degli stati cosecutivi Rete asicroa L aggirameto dello stato avviee qui Espressioi miime Codice d igresso arbitrario Codice di stato arbitrario Campioameto dell igresso del flipflop Tipi di flipflop RC ff Il flipflop K T Il flipflop come ritardo di durata T Rete sequeziale sicroa a flipflop delay + = equazioe caratteristica del FF y y k Rete combiatoria τ τ m t t k z z m Y Y k clock C () T T (+) T f = /T igresso + uscita + z i = F i (,,, y,, y k ) per i =,, m y i + = i = Y i = G i (,,, y,, y k ) per i =,, k 2

3 Il flipflop K K Il flipflop K hold set reset toggle K + + = ( +K ) K + Rete sequeziale sicroa a flipflop K y y k Rete combiatoria e ritardi z z m K, K k, k Il flipflop K (struttura co ff ) + = ( +K ) K K K z i = F i (,,, y,, y k ) per i =,, m y i + = ( i y i + K i y i ) per i =,, k co i = i (,,, y,, y k ) K i = K i (,,, y,, y k ) f = /T K CK al ff K al ff = K Il flipflop T + = ( + K ) Pogo = e K= + = ( + ) + = 3

4 Sitesi del flipflop di tipo T (co ff ) Comportameto: l uscita commuta di valore al termie di ogi itervallo i cui si verifica T = T,, α,, T s α α, β, β β, α,, β T Equazioe caratteristica: + = (T ) T,,,, al flipflop T al flipflop T + = (T ) Pogo T = + = (( ) ) + = al flipflop T al K e viceversa T Equazioe caratteristica: + = ( + K ) Pogo = K = T + = (T ) K Equazioe caratteristica: + = (T + T ) Pogo T = + K + = ( + K ) K T 72 Aalisi e Sitesi Il procedimeto di sitesi Il procedimeto di sitesi Il procedimeto di sitesi di ua rete sequeziale sicroa è formato da 5 passi e cosete di dedurre lo schema logico dalle specifiche di comportameto: : compresioe delle specifiche 2: idividuazioe del grafo degli stati, 3: defiizioe della tabella di flusso, 4: codifica degli stati e defiizioe della tabella delle trasizioi, 5: scelta dei flipflop e sitesi della parte combiatoria, 4

5 Esempio: il ricooscitore di sequeza Ua rete sequeziale sicroa ha u igresso ed ua uscita z La relazioe igresso/uscita è descritta dalla seguete frase:, z, Il grafo degli stati M, z = quado = e solo se = 2 = A, Β, C, z, Si traccia la parte di grafo che ricoosce la sequeza assegata, specificado su ogi ramo il valore d uscita (durata T ) Ricooscitore di 3 ui cosecutivi z = 2 Si completa il grafo, prededo i cosiderazioe tutte le altre possibili situazioi e curado di rederlo strettamete coesso (ogi stato deve poter essere raggiuto da ogi altro), z, a Macchie equivaleti M, z 2 M 3,,,, b, c, Macchie equivaleti Soo dette equivaleti macchie sequeziali che presetao uo stesso comportameto impiegado u diverso umero di stati (Esempio: M = M 2 = M 3 ) Macchia miima : macchia che, per u dato comportameto, ha il più piccolo isieme di stati (Esempio: M 2 ) α,, β, γ, δ,, Tabelle di flusso di macchie equivaleti A B C A, A, A, A, B, C,,, Le righe C e soo idetiche M M3 M2 α β γ δ α, δ, δ, α, β, γ, γ, β, Le righe α e δ soo idetiche a b c a, a, a, b, c, c, M2 si ottiee da M poedo a = A, b = B e c = {C,} M2 si ottiee da M3 poedo a = {α,δ}, b = β e c = γ Tabella di flusso di M stato A A, B, B A, C, C A,, A,, NB I ua rete sequeziale sicroa ogi stato resta presete per almeo u periodo di clock, ogi cambiameto di igresso avviee all iizio di tali itervalli ed ogi trasizioe si verifica al termie La stabilità dello stato presete o è ua codizioe ecessaria dopo ua variazioe di igresso E proprio la asseza di questo vicolo che cosete di specificare comportameti di tipo 2 o di tipo 3 M 4 codifica degli stati e tdt y y 2 A:,, B:,, C:,, :,, y + y + 2, z Codifica degli stati I ua rete sequeziale sicroa la codifica degli stati è arbitraria (2 M, aturalmete!) Il campioameto a regime dei segali di stato elimia ifatti a priori il problema di errate iterpretazioi causate dal loro iiziale disallieameto 5

6 Tabelle delle trasizioi di M, M3, M2 5 Scelta del flipflop M M3 M2 y y 2 y y 2 y y 2 A:,, α :,, a:,, B:,, β :,, b:,, C:,, γ :,, c:,, :,, δ :,,,, y + y + 2 z y + y + 2 z + + y y 2 z Sitesi co ff Tabella delle trasizioi Sitesi co ff K Sitesi co ff T Flipflop + = Fuzioi di eccitazioe: ff Sitesi co ff + Rete combiatoria per l aggiorameto dello stato itero y i + = + y i & M: sitesi co flipflop Ipotesi: si cercao reti miime di tipo SP M3: sitesi co flipflop Ipotesi: reti miime di tipo SP y y 2 y y 2 y y y + y 2 + z = + = 2 = + 2 = z = 2 = y + = y 2 2 = y 2 + = y 2 + y z = y 2 Copertura delle fuzioi di eccitazioe Il campioameto a regime dei segali di stato elimia a priori il pericolo di alee statiche e diamiche CK 2 2 z Verifica del comportameto: + = 2 + = = z = ( 2 ) = 2 6

7 M2: sitesi co flipflop Ipotesi: reti miime di tipo SP = + = ( 2 ) 2 = + 2 = ( ) z = 2, z,, Sitesi co ff K,, Autoiizializzazioe!,,,, Flipflop K + = ( +K ) Fuzioi di eccitazioe: ff K M: sitesi co flipflop K + K Equazioe caratteristica: + = ( + K ) Fuzioi di eccitazioe K + K = F( +, ) K = F2( +, ) Rete combiatoria per F 2 l aggiorameto (y i, y + i ) dello stato itero F (y i, y i + ) y i K y y 2 y + y y 2 y 2 + y y 2 y y 2 = y 2 K = + y 2 y y 2 y y 2 2 = y K 2 = Caso di studio: coteggio di eveti Grafo degli stati, ck RSS La rete sequeziale sicroa di figura deve cotiuamete cotare modulo 2 gli itervalli di tempo i cui si verifica = Il risultato del coteggio appare su z e viee aggiorato solo al termie di ogi itervallo i cui o si è cotato ( = ) I valori z = e z = idicao rispettivamete che la rete ha visto u umero pari ed u umero dispari di itervalli co = z, a pari, dispari,, d,, b e, dispari,, pari c f pari dispari z,, 7

8 stato a b, a, b c, d, c b, a, d e, d, e f, a, f e, d, Tabelle di flusso a = {a,c} d = {d,f} stato a b, a, b a, d, d e, d, e d, a, Stati idistiguibili Soo detti idistiguibili stati a partire dai quali il comportameto della macchia è idetico per qualsiasi sequeza di igresso (esempio: a c, d f) Sostituedo ua classe di stati idistiguibili co u uico stato si ottiee ua macchia equivalete a quella cosiderata stato a b, a, b c, d, c b, a, d e, d, e f, a, f e, d, y y 2,,,,,,,, Macchia miima a = {a,c} d = {d,f} y2 y b a d e z = y,, stato a b, a, b a, d, d e, d, e d, a, b d,,,,, a e, Sitesi co ff K y y 2 y y 2 2 y y 2 K y y 2 K 2 y y 2 = y 2 K = y 2 2 = K 2 = Sitesi co ff T Flipflop T + = (T +T ) Fuzioi di eccitazioe M: sitesi co flipflop T + T Equazioe caratteristica: + = (T + T ) Fuzioe di eccitazioe T + T Rete combiatoria per F3 l aggiorameto (y i,y + i ) dello stato itero y y 2 y + y y 2 T = y 2 y + y y 2 + y T = F3( +, ) y i T y y 2 y 2 + y y 2 T 2 = y 2 y + y 2 8

9 M: sitesi co flipflop T y y 2 y y 2 y + T = y 2 y + y y 2 + y Il procedimeto di aalisi y y 2 y 2 + y y 2 T 2 = y 2 y + y 2 Il procedimeto di aalisi Il cotatore BC Il procedimeto di aalisi di ua rete sequeziale sicroa è formato da 5 passi e cosete di dedure il comportameto dallo schema logico: X K K K K : aalisi dei segali d igresso di ciascu flipflop, 2: deduzioe delle variabili di stato futuro, 3: idividuazioe della tabella delle trasizioi, 4: deduzioe e studio della tabella di flusso, 5: tracciameto e studio del grafo degli stati ck ff A ff B ff C ff Si deomiao i flipflop e si scrivoo le espressioi dei loro comadi: A = K A = X B = K B = (X A ) C = K C = (X A B ) = K = (X A B C + X A ) Espressioi di stato Tramite l equazioe caratteristica si passa dalle espressioi delle fuzioi di eccitazioe a quelle delle variabili di stato futuro A + = (X A ) + = ( +K ) Nel caso =K=T si ha + = (T ) B + = ((X A ) B ) C + = ((X A B ) C )) + = ((X A B C + X A ) ) Tabella delle trasizioi X C B A + + C + B + A Per X = e S =,,, si ha: (S) 2 + = (S+) 2 mod Per X = si ha (S) 2 + = (S) 2 U igresso di questo tipo è deomiato comado di ABLE 9

10 Grafo degli stati Registro a scorrimeto a 3 bit Cotatore BC co ABLE e co autoiizializzazioe 2 ck + = + = 2 + = 2 ( 2 ) = = ( 2 ) +,, 2 Grafo Comportameto 2 3 ck Ogi stato è codificato dalla cofigurazioe corrispodete agli ultimi tre valori dell igresso Ad ogi colpo di clock il bit i igresso etra i, il bit i scorre o trasla su, il bit i su 2 APPLICAIONI liea di ritardo ricooscitore di sequeze covertitore serie/parallelo Sicroizzazioe di u segale asicroo X asicroo X sicroo CK La frequeza di campioameto deve essere più alta (ma o troppo!) della frequeza di variazioe 73 Registri e Cotatori X Elimiazioe del pericolo di metastabilità CK X

11 Progetto logico e famiglie logiche Moduli sequeziali programmabili bit di comado flessibilità Per fare macchie complesse, occorroo compoeti complessi! M de Lapalisse Modulo sequeziale Modulo sequeziale Modulo sequeziale dato di igresso registro di stato cotatore registro a scorrimeto dato di uscita gate ff gate ff gate ff gate ff gate Modulo sequeziale Modulo sequeziale Modulo sequeziale Iterfacce Memorie Processori Computer Il registro per lo stato itero y y k Rete combiatoria τ τ m t t k z z m Y Y k Il registro di stato Registro di stato comadi f = /T iizializzazioe aggiorameto memorizzazioe Registro di stato o registro accumulatore Isieme di flipflop, azioati dallo stesso clock e sigolarmete dotati di u igresso e di ua uscita I comadi WE e I comadi WE e (Registro co ff ) prioritario I S F G R WE S + segali sicroi WE fase comportameto iizializzazioe S + = aggiorameto S + = G(S, I ) memorizzazioe S + = S WE, I, + Per i =,,, N i + = ( (I i WE + i WE )) I i Mu z A WE CK i i

12 I comadi WE e (Registro co ff K) WE, I, = WEI i WE, I, K = +WEI i WE CK I i i K i i I cotatori Grafo degli stati Il cotatore biario Cotatore BC co ABLE Ciclo Base di coteggio Codifica degli stati 4 e co autoiizializzazioe 2 (S) 2 = ( 3 2 ) 2 CI 4 Bit a F A a a 2 s a 3 s b s 2 b s 3 CO b 2 b S+ mod 6 s s + Forme d oda Ua rete più semplice per l icremeto I u cotatore biario, l uscita del flipflop che memorizza il bit di peso 2 i è u oda quadra co periodo doppio di quella presete sull uscita del flipflop che memorizza il bit di peso 2 i Il primo flipflop divide per due la frequeza del clock ck CI a b R S R 2 r a i b i R S R 3 2

13 Periodo del clock e complessità della rete U cotatore acora più veloce + = + =( ) =( 2 ) K K 2 2 K 2 K K 2 2 K 2 i + =((( ) 2 ) i ) i ) =( 2 i i ) iesimo riporto i K i =(( ) 2 3 ) 3 3 K 3 CO = 3 2 CO = K 3 CO = 3 2 T τ r + τ g + τ su T τ r + 3τ g + τ su T τ r + 2τ g + τ su Il comado di ABLE ABLE & ET I I+ i K i I I+ i K i I = : S + = S = : S + = (S +) mod 2 I = : S + = = e = : S + = S = : S + = (S +) mod 2 ABLE & LOA Il cotatore all idietro I I+ I i X X i L Mu A Mu A L = : S + = X L = e = : S + = S = : S + = (S +) mod 2 K i prestito i i iesimo prestito i K i 3

14 ,, U/,, I+,, I,, ABLE & Up/ow (U/ ) I,,,, U/ i i K i Aumeto della base di coteggio cotatore CO C B A 5 biario 6 A B C cotatore biario 256 cotatore CO cotatore CO biario 6 biario 6 A B C A B C A B C E F G H isposizioe i cascata di cotatori imiuzioe della base di coteggio cotatore CO biario 6 CO B CO B2 CO B3 A B C rete che ricoosce la preseza del umero X La uova base di coteggio è X + clock La disposizioe i cascata di moduli di coteggio, rispettivamete co base B, B2,, B, forisce u cotatore co base B = B B2 B stato ET X2 X X Esempio: sitesi del ET per otteere base co = B, A, C B B C Rete miima per base X+ Si coette al ET u AN avete i igresso i soli bit che hao valore i X ESEMPIO: cotatore = mitermie C B A rete miima autoiizializzazioe i u solo clock è miore di ecc = b 5 b 4 b 2 4

15 Sitesi co cotatori igressi uscite igressi uscite Sitesi co cotatori Rete combiat Registro WE Rete combiat Cotatore U/ stato presete stato futuro stato presete L & stato futuro Orologio digitale Progettare u orologio digitale i grado di visualizzare ore, miuti e secodi tramite sei display a 7 segmeti Il cotatore dei miuti/secodi BC 6 = A i BC A B C Oscillatore Hz 2 5 =32768 (divisore di frequeza) BIN Trascodifica Trascodifica da da BC BC a a 77 segmeti segmeti 44 Trascodifica Trascodifica da da BC BC a a 77 segmeti segmeti 44 Trascodifica Trascodifica da da BC BC a a 77 segmeti segmeti 44 i i i BC 24 BC 6 BC 6 (ore) (miuti) (secodi) 59 BC (decie) A B C BC (uità) A B C Hz i Il cotatore delle ore Watch dog: forme d oda BC 24 i ck Start ato X 23 BC (decie) A B C BC (uità) A B C Stato X X 2 Fie i XT 5

16 Watch dog: schema logico Esempio di sitesi co cotatori Start X I A I B I C I L cotatore biario U/ 6 5 (U/ ) + (U/ ) Ua rete sequeziale sicroa ha u igresso X che assume il valore molto di rado e comuque sempre per u solo periodo di clock L uscita deve sia ritardare l impulso di igresso di quattro uità di tempo, sia raddoppiare la durata ck A B C X Fie, Grafo e codifica degli stati,,,,, Il comportameto è quello di u cotatore co base 6 che compie u itero ciclo per ogi eveto X = Per realizzarlo si può impiegare u cotatore biario 8 dotato di comadi di ABLE e di ET, stato X= X= riposo Progetto di,, stato X= X=,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,, = X + ( C + B + A ) = X + ( C B A ) = C A = C Schema logico X cotatore biario 8 A B C Registri a scorrimeto = X + ( C + B + A ) = X + ( C B A ) = C A = C 6

17 Shift register Shift register o registro a scorrimeto Rete sequeziale sicroa formata da N flipflop disposti i cascata Nbit shift register SI (serial iput) (serial output) SO N ck i i i+ I i MUX 2 3 A A Uiversal shift register APPLICAIONI liea di ritardo covertitore S/P e P/S coteggio memoria a circolazioe rotazioe verso destra/siistra moltiplicazioe/divisioe per 2 i i hold i A A + i right i left i+ load I i Cotatore ad aello e se sta circolado ua delle 2 cofigurazioi o utilizzate? : load Cotatore a riempimeto/svuotameto CK I I I 2 I 3 A SI 4bit USR A 2 3 : shift right Base: 4 Codice: su 4 CK I I I 2 I 3 A SI 4bit USR A 2 3 Base: 8 Codice: ohso N flipflop Base N N flipflop Base 2 N CK Esempio: coversioi S/P e P/S Liea seriale CK I I I 2 I 3 A SI 4bit USR A 2 3 b b 2 b 3 b 4 S/P b b b 2 b 3 I I I 2 I 3 A SI 4bit USR A 2 3 Liea seriale P/S 7