Tecniche di Progettazione Digitale Progettazione e layout di porte logiche combinatorie CMOS p. 2

Dimensione: px

Iniziare la visualizzazioe della pagina:

Download "Tecniche di Progettazione Digitale Progettazione e layout di porte logiche combinatorie CMOS p. 2"

Bonaventura Mariani
6 anni fa
Visualizzazioni

1 Tenihe i Progettzione Digitle Progettzione e lout i porte logihe omintorie CMOS Vlentino Lierli Diprtimento i Tenologie ell Informzione Università i Milno, Crem e-mil: lierli@ti.unimi.it lierli Tenihe i Progettzione Digitle Progettzione e lout i porte logihe omintorie CMOS p. 1 Porte logihe elementri In tenologi CMOS, le porte logihe omintorie più semplii sono: Inverter (NOT) NAND NOR L insieme elle porte logihe NOT, NAND, NOR è ompleto, perhé permette i relizzre qulsisi funzione omintori. Le porte logihe elementri sono tutte invertenti perhé sono relizzte on iruiti trnsistori he mplifino i segnli: per vere uno stio elementre on gugno mggiore i uno, isogn he il segnle i ingresso si pplito l gte e he l usit si pres sul rin. Tenihe i Progettzione Digitle Progettzione e lout i porte logihe omintorie CMOS p. 2 1

2 Lout ell inverter (1/3) PULL- UP MP v IN v OUT PULL- DOWN MN Tenihe i Progettzione Digitle Progettzione e lout i porte logihe omintorie CMOS p. 3 Lout ell inverter (2/3) PULL- UP MP v IN v OUT PULL- DOWN MN Tenihe i Progettzione Digitle Progettzione e lout i porte logihe omintorie CMOS p. 4 2

3 Lout ell inverter (3/3) Inverter i imensioni multiple Tenihe i Progettzione Digitle Progettzione e lout i porte logihe omintorie CMOS p. 5 Lout i NAND e NOR NAND NOR Tenihe i Progettzione Digitle Progettzione e lout i porte logihe omintorie CMOS p. 6 3

4 Stke lout (1/2) L simmetri el trnsistore MOS permette i utilizzre l stess re i soure o i rin per DUE trnsistori iversi ello stesso tipo, purhé ino i terminli i soure o i rin ollegti. Due o più trnsistori venti l stess re i soure o i rin in omune si iono stke (= impilti, tstti). Tenihe i Progettzione Digitle Progettzione e lout i porte logihe omintorie CMOS p. 7 Stke lout (2/2) Vntggi: migliore spet rtio elle elle possiilità i fre elle ell stess ltezz minore re i soure/rin minore re totle minore re i rin minore pità i rio intern ll ell minor numero i linee i metl routing semplifito esistono lgoritmi per l generzione utomti el lout elle elle Tenihe i Progettzione Digitle Progettzione e lout i porte logihe omintorie CMOS p. 8 4

5 Altre porte logihe CMOS (1/2) In tenologi CMOS si può relizzre in moo semplie qulsisi funzione omintori. Le funzioni omintorie possono essere: purmente invertenti, se l espressione oolen i non ontiene nessun ingresso negto: queste funzioni possono essere relizzte on lohi semplii; purmente non invertenti, se l espressione oolen i non ontiene nessun ingresso negto: queste funzioni si relizzno on il loo purmente invertente seguito un inverter in st; miste, quno l espressione oolen ontiene si ingressi iritti, si ingressi negti: queste funzioni rihieono i inserire inverter per ottenere gli ingressi negti. Tenihe i Progettzione Digitle Progettzione e lout i porte logihe omintorie CMOS p. 9 Altre porte logihe CMOS In tenologi CMOS, le funzioni omintorie più semplii relizzre sono quelle purmente invertenti. A esempio: An-Or-Inverter (AOI), ioè somm i prootti negt Or-An-Inverter (OAI), ioè prootto i somme negto Nel PULL-DOWN: il prootto logio orrispone l ollegmento in serie i trnsistori NMOS l somm logi orrispone l ollegmento in prllelo i trnsistori NMOS Lo shem el PULL-UP si riv pplino il prinipio i ulità. Tenihe i Progettzione Digitle Progettzione e lout i porte logihe omintorie CMOS p. 10 5

6 Esempio: AOI (1/4) Funzione oolen: Shem logio: = + + e e Tenihe i Progettzione Digitle Progettzione e lout i porte logihe omintorie CMOS p. 11 Esempio: AOI (2/4) Shem el pull-own (NMOS): e = + + e Tenihe i Progettzione Digitle Progettzione e lout i porte logihe omintorie CMOS p. 12 6

7 Esempio: AOI (3/4) Shem el pull-up (PMOS): e = ( + ) ( + ) e Tenihe i Progettzione Digitle Progettzione e lout i porte logihe omintorie CMOS p. 13 Esempio: AOI (4/4) Shem ompleto CMOS: e e Tenihe i Progettzione Digitle Progettzione e lout i porte logihe omintorie CMOS p. 14 7

8 Esempio: OAI (1/2) Funzione oolen: = ( + ) ( + ) Shem logio: Tenihe i Progettzione Digitle Progettzione e lout i porte logihe omintorie CMOS p. 15 Esempio: OAI (2/2) Shem ompleto CMOS: = ( + ) ( + ) Tenihe i Progettzione Digitle Progettzione e lout i porte logihe omintorie CMOS p. 16 8

9 Grfi i Eulero (1/) Per rivre l topologi el lout stke, si us il metoo ei grfi i Eulero. Un grfo G(V,E) è ostituito un insieme V i vertii e un insieme E i rhi (o rmi); isun ro onnette un oppi i vertii. Prteno llo shem CMOS el iruito, si rivno ue grfi i Eulero (uno per il pull-up e l ltro per il pull-own), on le seguenti regole: A ogni noo el iruito orrispone un vertie el grfo. A ogni trnsistore MOS el iruito orrispone un ro el grfo, he olleg i vertii orrisponenti i terminli i soure e i rin; l ro h il nome el segnle pplito l gte el trnsistore MOS. Tenihe i Progettzione Digitle Progettzione e lout i porte logihe omintorie CMOS p. 17 Grfi i Eulero (2/) Grfi i Eulero per il iruito OAI: grfo P grfo N I 1 I 2 I 3 GND Tenihe i Progettzione Digitle Progettzione e lout i porte logihe omintorie CMOS p. 18 9

10 Grfi i Eulero (3/) Per entrmi i grfi, si erno i perorsi he ttrversno tutti gli rhi un sol volt. Siome il trnsistore MOS è simmetrio, gli rhi non sono orientti e il verso i perorrenz non h importnz. Se esiste un oppi i perorsi (uno ttrverso il grfo P e uno ttrverso il grfo N) per ui gli rhi hnno nell orine gli stessi nomi, llor è possiile isegnre il lout stke on il mssimo ompttmento. Tenihe i Progettzione Digitle Progettzione e lout i porte logihe omintorie CMOS p. 19 Porte logihe simmetrihe (1/4) Eserizio: Disegnre lo shem i un iruito full CMOS he rieve in ingresso tre it (,,) e fornise ll usit il it he si present in ingresso il mggior numero i volte (eisore mggiornz): = 0 se {,,} = {0,0,0} oppure {,,} = {0,0,1} = 1 se {,,} = {0,1,1} oppure {,,} = {1,1,1} Mpp i Krnugh: Tenihe i Progettzione Digitle Progettzione e lout i porte logihe omintorie CMOS p

11 Porte logihe simmetrihe (2/4) Tell ell verità: L tell ell verità è simmetri, perhé smino 1 e 0 rimne ugule sé stess. Tenihe i Progettzione Digitle Progettzione e lout i porte logihe omintorie CMOS p. 21 Porte logihe simmetrihe (3/4) Il iruito eisore mggiornz non è un port elementre CMOS, perhé non è invertente isogn generre e mettere in st un inverter Un possiile relizzzione minim el pull-own è: () = ( + ) + e fr le possiili relizzzioni el pull-up è: = ( + ) + Un funzione oolen simmetri può essere relizzt on un iruito CMOS vente pull-up e pull-own simmetrii, oltre he on pull-up e pull-own uli. Tenihe i Progettzione Digitle Progettzione e lout i porte logihe omintorie CMOS p

12 Porte logihe simmetrihe (4/4) Shem el eisore mggiornz (on usit negt): Tenihe i Progettzione Digitle Progettzione e lout i porte logihe omintorie CMOS p. 23 Biliogrfi Per un pprofonimento sul isegno el lout i elle i logi omintori: N.H.E. Weste n K. Eshrghin, Priniples of CMOS VLSI Design: A Sstems Perspetive (2n eition). Aison-Wesle, Reing, MA, USA, 1993 Prgrfo 5.3. Tenihe i Progettzione Digitle Progettzione e lout i porte logihe omintorie CMOS p

Documenti analoghi

Elettronica dei Sistemi Digitali Disegno del layout di porte logiche combinatorie CMOS

Elettronica dei Sistemi Digitali Disegno del layout di porte logiche combinatorie CMOS Elettroni ei Sistemi Digitli Disegno el lout i porte logihe omintorie CMOS Vlentino Lierli Diprtimento i Tenologie ell Informzione Università i Milno, 26013 Crem e-mil: lierli@ti.unimi.it http://www.ti.unimi.it/